【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章HDMI字符显示实验-电子发烧友网

原创声明：

本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

实验Vivado工程为“hdmi_char”。

在HDMI输出实验中讲解了HDMI显示原理和显示方式，本实验介绍如何使用FPGA实现字符显示，通过这个实验更加深入的了解HDMI的显示方式。

实验通过字符转换工具将字符转换为16进制coe文件存放到单端口的ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到HDMI上。

字符显示例程是在HDMI显示的基础上增加了一个osd_display的模块，“osd_display”模块是用来读取存储在Rom ip核里转换后的字符信息，并在指定区域显示。程序框图如下图所示：

2.1在“timing_gen_xy”模块是根据HDMI时序标准定义了“x_cnt”和“y_cnt”两个计数器并由这两个计数器产生了HDMI显示的“x”坐标和“y”坐标。程序中用“vs_edge”和“de_falling”分别表示场同步开始信号和数据有效结束信号。其原理如下图所示：

timing_gen_xy模块端口

2.2下面介绍如何存储文字信息的ROMIP，首先需要生成能够被XILINX FPGA识别的.coe文件。

首先在工程文件夹下找到“FPGA字模提取”工具。

双击.exe文件打开工具

在提取工具的“字符输入”框中输入需要显示的字符，字体和字符高度可以自定义选择。设置完成后点击“转换”按钮，在界面左下角可以看到转换后的字符点阵大小，点阵的宽和高在程序中是需要用到

点阵的宽和高这里位144x32,需要跟osd_display程序中定义的一致：

点击“保存”按钮，将文件保存到本例程源文件目录下，需要注意的是在保存类型下应该选择Xilinx（*.coe）,点击“保存”按钮。

找到生成的.coe文件打开后可以看到如下：

调用单端口Rom IP核的过程在前面ROM的使用中已经介绍过，设置为Single Port ROM

在PortA Options栏中设置如下：

按如下图添加osd.coe文件（找到前面生成的coe文件），完成后点击“OK”按钮：

2.3osd_display模块包含timing_gen_xy 模块和osd_rom模块。osd_rom里存储的字符数据，如果数据为1，OSD的区域显示ROM中的前景红色（显示ALINX芯驿），如果数据是0，OSD的区域显示数据为背景色（彩条）。

设置区域有效信号，也就是字符显示在此区域中，起始坐标设置成（9，9），区域大小可以根据字符生成工具设置的区域设置。

在ROM的读地址部分可能很多人不理解，为什么是[15:3]，也就是八个时钟周期才读出一个数据，这是因为字符的一个点只表示1bit，而ROM的存储数据宽度是8位，因此需要八个周期取出一个数据，并比较每个bit位的值，将字符一个点转换成图像上的一个像素。