0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速电路布局布线具体的七个技术面

GReq_mcu168 来源:玩转单片机 作者:玩转单片机 2021-01-20 16:47 次阅读

高速电路设计工程师需要掌握哪些知识技能呢?下面以具体的七个技术面,为大家详细叙述一一解答:

01

电源布局布线相关

数字电路很多时候需要的电流是不连续的,所以对一些高速器件就会产生浪涌电流。如果电源走线很长,则由于浪涌电流的存在进而会导致高频噪声,而此高频噪声会引入到其他信号中去。而在高速电路中必然会存在寄生电感和寄生电阻以及寄生电容,因此该高频噪声最终会耦合其他电路当中,而由于寄生电感的存在也会导致走线可以承受的最大浪涌电流的能力下降,进而导致有部分压降,有可能会使电路失能。所以在数字器件前面加上旁路电容就显得尤为重要。电容越大,其在传输能量上是受限于传输速率的,所以一般会结合一个大电容和一个小电容一起,来满足全频率范围内。

cad7cc9a-59c3-11eb-8b86-12bb97331649.png

cb333c06-59c3-11eb-8b86-12bb97331649.png

避免热点产生:信号过孔会在电源层和底层产生voids。所以不合理的放置过孔很有可能会使电源或者地平面某些区域的电流密度增加。而这些电流密度增加的地方我们称之为热点。

所以,我们在设置过孔的时候要极力避免这种情况发生,以免平面被割裂,最终导致EMC的问题产生。通常最好的避免热点的办法就是网状式的放置过孔,如此电流密度均匀,同时平面不会隔离,回流路径就不会过长,也就不会产生EMC的问题。

cb59790c-59c3-11eb-8b86-12bb97331649.png

02

走线的弯曲方式

在布高速信号线时,信号线应尽量避免弯曲。如果不得不弯曲走线,则不要锐角或者直角走线,而是应该用钝角走线。

cb7960a0-59c3-11eb-8b86-12bb97331649.png

在布高速信号线时,我们经常通过走蛇形线来实现等长,同样的蛇形线也其实一种走线的弯曲。线宽,间距,以及弯曲方式都应该做合理的选择,间距应满足4W/1.5W规则的。

cb875eee-59c3-11eb-8b86-12bb97331649.png

03

信号的接近度

高速信号线之间如果距离太近,很容易产生串扰。有些时候,因为布局、板框尺寸等原因,导致我们在布高速信号线之间的距离超过了我们的最低要求距离,那我们只能在靠近其瓶颈的地方尽量加大高速信号线之间的距离。其实如果空间足够容许,则尽量加大两高速信号线之间的距离。

cb979458-59c3-11eb-8b86-12bb97331649.png

04

走线stubs

长的stub线就相当于一个天线,处理不当会产生很严重的EMC的问题。同时stub线也会造成反射,降低信号的完整度。通常在高速信号线上面添加上拉或者下拉电阻的时候,会最容易产生stub线,而一般处理stub线的将走线可以菊花走线。根据经验可知,如果stub线的长度大于1/10波长就可以当做一个天线了,此时就会成为一个问题。

cbbdfc10-59c3-11eb-8b86-12bb97331649.png

05

阻抗不连续

走线的阻抗值一般取决于其线宽以及该走线与参考平面之间的距离。走线越宽,其阻抗越小。而在一些接口端子也器件的焊盘,其原理同样适用。当一个接口端子的焊盘和一根高速信号线连接时,如果此时焊盘特别大,而高速信号线特别窄,大焊盘则阻抗小,而窄的走线必然是大阻抗,在这种情况下就会出现阻抗不连续,阻抗不连续就会产生信号反射。所以一般为了解决这个问题,都是在接口端子或者器件的大焊盘下面放置一个禁布铜皮,同时在另外一层放置该焊盘的参考平面,进而加大阻抗,使阻抗连续。

cbf58f2c-59c3-11eb-8b86-12bb97331649.png

过孔是另外一种会产生阻抗不连续的源头。为了最小化这种效应,在内层和过孔连接的不需要的铜皮应该去除。而这样的操作其实可以在设计的时候通过CAD工具来消除或者联系沟通PCB加工产假来消除不需要的铜皮,保证阻抗的连续性。

cc063638-59c3-11eb-8b86-12bb97331649.png

06

差分信号

高速差分信号线我们必须保证等宽、等间距来实现特定的差分阻抗值。所以在布差分信号线的时候尽量保证对称。

cc151b1c-59c3-11eb-8b86-12bb97331649.png

在差分线对内禁止布置过孔或者元器件,如果在差分线对内放置了过孔或者器件会产生EMC问题同时也会导致阻抗不连续。

cc6ad6d8-59c3-11eb-8b86-12bb97331649.png

有时候,一些高速差分信号线需要串接耦合电容。该耦合电容同样需要对称布置,同时该耦合电容的封装不能过大,推荐使用0402,0603也可以接受,0805以上的电容或者并排电容最好不要使用。

cce7ecb8-59c3-11eb-8b86-12bb97331649.png

通常,过孔会产生巨大的阻抗不连续,所以对于高速差分信号线对则尽量减少过孔,如果要使用过孔则对称布置。

cd1ea56e-59c3-11eb-8b86-12bb97331649.png

07

等长

在一些高速信号接口,一般如总线等需要考虑其个信号线之间的到达时间以及时滞误差。例如,在一组高速平行总线中的所以数据信号线其到达时间,必须保证在一定的时滞误差以内,从来来保证其建立时间和保持时间的一致性。为了满足这一需求,我们必须要考虑等长。

而高速差分信号线对两信号线必须保证严格的时滞,否则很有可能通讯失败。故为了满足这一要求,可以通过蛇形线来实现等长,进而满足时滞要求。

cd2c54b6-59c3-11eb-8b86-12bb97331649.png

蛇形线一般应该布置在失长的源头处,而不是远端。在源头处才能保证差分线的正负端的信号在大部分时间内都是同步传输的。

cd39b3a4-59c3-11eb-8b86-12bb97331649.png

走线弯曲处是产生失长的源头之一。对于走线弯曲处,其实现等长的应靠近弯曲处(<=15mm)

cd934d06-59c3-11eb-8b86-12bb97331649.png

如果有两个走线弯曲,且两者之间的距离<15mm,故此时两者的失长会互相补偿,故此时不用再做等长处理。

cda0a01e-59c3-11eb-8b86-12bb97331649.png

对于不同部分的高速差分信号线,应分别独立等长。过孔,串接耦合电容以及接口端子都会是高速差分信号线分成两部分,所以这个时候要特别注意。一定要分别等长。因为很多EDA软件在DRC的时候都只关注整个走线是否失长。

cdf1a662-59c3-11eb-8b86-12bb97331649.png

对于如LVDS显示器件等接口,会同时存在数对差分对,且差分对之间的时序要求一般都会特别严格,时滞要求特别小,所以,对于此类差分信号对我们要求一般在同一平面内进行补偿。因为不同层的信号传输速度是不同的。

ce010e4a-59c3-11eb-8b86-12bb97331649.png

有些EDA软件在计算走线长度时,会将焊盘内部的走线也会计算在长度之内,如果此时进行长度补偿,最终实际结果会失长。所以此时要特别注意,在使用一些EDA的软件的时候。

ce29592c-59c3-11eb-8b86-12bb97331649.png

在任何时候,如果可以就一定选择对称出线进而避免需要最终为了等长而进行蛇形走线。

ce391b78-59c3-11eb-8b86-12bb97331649.png

如果空间容许,尽量在短的差分线源头处加一个小的回环来实现补偿,而不是通过蛇形线来补偿。

ce8ac6bc-59c3-11eb-8b86-12bb97331649.png

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容
    +关注

    关注

    98

    文章

    5595

    浏览量

    147255
  • 数字电路
    +关注

    关注

    192

    文章

    1394

    浏览量

    79740
  • 高速电路
    +关注

    关注

    8

    文章

    151

    浏览量

    24137

原文标题:7个高速电路布局布线必知的事情

文章出处:【微信号:mcu168,微信公众号:硬件攻城狮】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCB电路布局布线设计交流

    PCB电路布局布线设计交流
    发表于 01-19 22:27

    fpga布局布线算法加速

    任务是将逻辑元件与连接线路进行合理的布局布线,以实现性能优化和电路连接的可靠性。然而,FPGA布局布线的过程通常是一项繁琐且耗时的任务,因
    的头像 发表于 12-20 09:55 276次阅读

    高速ADC PCB布局布线技巧分享

    高速模拟信号链设计中,印刷电路板(PCB)布局布线需要考虑许多选项,有些选项比其它选项更重要,有些选项则取决于应用。最终的答案各不相同,但在所有情况下,设计工程师都应尽量消除最佳做法
    发表于 12-20 06:10

    [ElfBoard]AltiumDesigner实用技巧大白话-相同电路快速布局布线

    AltiumDesigner 实用技巧——相同电路快速布局布线 在进行设计开发的时候,总会遇到相同的电路,或者模块,这些电路可以使用相同的
    发表于 12-05 16:49

    [ElfBoard]AltiumDesigner实用技巧知多少-相同电路快速布局布线

    AltiumDesigner 实用技巧——相同电路快速布局布线 在进行设计开发的时候,总会遇到相同的电路,或者模块,这些电路可以使用相同的
    发表于 12-05 16:37

    PCB设计中的高速电路布局布线(上)

    高速电路无疑是PCB设计中要求非常严苛的一部分,因为高速信号很容易被干扰,导致信号质量下降,所以在PCB设计的过程中就需要避免或降低这种情况的发生。 在具体
    的头像 发表于 11-06 15:14 300次阅读

    PCB设计中的高速电路布局布线

    高速电路无疑是PCB设计中要求非常严苛的一部分,因为高速信号很容易被干扰,导致信号质量下降,所以在PCB设计的过程中就需要避免或降低这种情况的发生。 在具体
    的头像 发表于 11-06 14:55 311次阅读

    电源电路布局布线如何进行

    在进行电路设计时,电源布局布线是一个非常重要的步骤,一个电子硬件主板,如果本身供电就不稳定,又谈何电子主板电路稳定呢? 在实际的电源电路设计
    的头像 发表于 11-06 14:46 244次阅读

    PCB设计必看│EMC设计布局布线检查规范

    、电容与滤波器件布局检查建议 ① 原则上每个电源管脚放置一0.1uf的小电容、一集成电路放置一或多个10uf大电容,可以根据
    发表于 08-22 11:45

    DDR电路PCB布局布线技巧

    上期和大家聊的电源PCB设计的重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块电路的PCB设计要如何布局布线
    的头像 发表于 08-16 15:20 1553次阅读
    DDR<b class='flag-5'>电路</b>PCB<b class='flag-5'>布局</b><b class='flag-5'>布线</b>技巧

    TI电机驱动电路布局参考

    电机驱动系统的 PCB 设计非常重要,需要通过特殊考量并采用特殊技术才能实现出色性能。电源效率、高速开关 频率、低噪声抖动和紧凑的电路板设计,是设计人员在确定电机驱动系统的布局时必须考
    发表于 08-11 17:16

    电源电路布局布线注意事项(下)

    在进行电路设计时,电源布局布线是一个非常重要的步骤,一个电子硬件主板,如果本身供电就不稳定,又谈何电子主板电路稳定呢?
    的头像 发表于 06-28 15:52 910次阅读
    电源<b class='flag-5'>电路</b><b class='flag-5'>布局</b><b class='flag-5'>布线</b>注意事项(下)

    电源电路布局布线注意事项(上)

    在进行电路设计时,电源布局布线是一个非常重要的步骤,一个电子硬件主板,如果本身供电就不稳定,又谈何电子主板电路稳定呢?
    的头像 发表于 06-28 15:52 482次阅读
    电源<b class='flag-5'>电路</b><b class='flag-5'>布局</b><b class='flag-5'>布线</b>注意事项(上)

    DCDC电源的布局布线设计

    在DCDC电源的设计中,电路结构和与元器件选型的重要性是毋庸置疑的,但是布局布线也同样重要,许多电源不能正常工作的问题都是电路布局引起的。
    的头像 发表于 06-27 17:03 4192次阅读
    DCDC电源的<b class='flag-5'>布局</b><b class='flag-5'>布线</b>设计

    PCB布局布线技巧104问

    在电子产品设计中,PCB布局布线是最重要的一步,PCB布局布线的好坏将直接影响电路的性能。现在,虽然有很多软件可以实现PCB自动
    发表于 05-05 15:34 0次下载