0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技VCS技术上云,将加速亚马逊SoC的开发与验证

新思科技 来源:新思科技 作者:新思科技 2021-01-07 11:28 次阅读

新思科技(Synopsys)近日宣布,亚马逊公司旗下云计算服务平台(Amazon Web Services, Inc., AWS)已在其基于Arm的Graviton2服务器上部署了新思科技VCS细粒度并行技术(Fine-Grained Parallelism,FGP)。在亚马逊云平台AWS上部署新思科技的功能验证解决方案将加速亚马逊实现突破性连接技术和SoC的开发与验证。

亚马逊云AWS可让用户利用弹性基础设施资源满足半导体仿真对于运算能力不断提升的需求。在云端运行新思科技的VCS FGP技术,能够优化并利用多核和众核处理器平台,为AWS提供更高的仿真吞吐量。VCS与新思科技Verification IP和Verdi高级纠错解决方案的原生性融合,还可让设计团队实现更高的效率,缩短验证收敛时间,获得优异的硬件性价比。

“AWS很早就开始使用新思科技的功能验证解决方案,用于加快我们下一代数据中心芯片的开发。在AWS Graviton2上运用新思科技的验证工具,可以让我们以较低的成本实现全芯片的仿真。”

——David Brown

副总裁

AWS

“下一代计算方面的创新速度之快使得加快SoC上市时间成为重中之重。在AWS Graviton2处理器中部署新思科技的功能验证解决方案彰显了ARM公司在云技术领域取得的进展。期待我们与新思科技的共同客户可以在ARM平台上利用更为丰富的EDA工具为市场带来新的产品。”

——Chris Bergey

公司基础设施事业部高级副总裁兼总经理

ARM

“SoC的设计愈加复杂,所要求的仿真循环也随之增加,因此需要更高的计算能力。我们和亚马逊在验证技术方面的协作有助于AWS对其数据中心的片上系统进行全芯片仿真,更快的找到漏洞。随着VCS针对多核和众核的Arm-based处理器平台进入云端,用户可以将仿真工作转移到云端,实现更快速的上市时间。”

——Sandeep Mehrotra

验证集团副总裁

责任编辑:xj

原文标题:新思科技VCS技术上云,助力SoC开发

文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    38

    文章

    3734

    浏览量

    215578
  • 新思科技
    +关注

    关注

    5

    文章

    715

    浏览量

    50058
  • VSC
    VSC
    +关注

    关注

    0

    文章

    18

    浏览量

    11058
  • 亚马逊
    +关注

    关注

    8

    文章

    2476

    浏览量

    82353

原文标题:新思科技VCS技术上云,助力SoC开发

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    思科技与Arm持续深化合作,加速先进节点定制芯片设计

    全球领先的新思科技IP解决方案和AI驱动型EDA全面解决方案与“Arm全面设计”相结合,大幅加速复杂SoC设计的上市时间 摘要: 新思科技加入“Arm全面设计”(Arm Total D
    发表于 11-01 10:47 129次阅读

    vcs实用技巧

    VCS是编译型verilog仿真器,VCS先将verilog/systemverilog文件转化为C文件,在linux下编译生成的可执行文./simv即可得到仿真结果。
    的头像 发表于 10-25 17:22 535次阅读
    <b class='flag-5'>vcs</b>实用技巧

    Cadence 与 Arm Total Design 合作,加速开发基于 Arm 的定制 SoC

    双方的共同客户可获取 Cadence 的全流程系统级设计验证和实现解决方案以及接口 IP,依托 Neoverse CSS 加速开发基于 Arm 的定制 SoC 中国上海,2023 年
    的头像 发表于 10-25 10:40 215次阅读
    Cadence 与 Arm Total Design 合作,<b class='flag-5'>加速</b><b class='flag-5'>开发</b>基于 Arm 的定制 <b class='flag-5'>SoC</b>

    思科技携手台积公司加速N2工艺下的SoC创新

    将有助于降低集成风险,并加快高性能计算、AI和移动SoC的上市时间。此外,包括新思科技DSO.ai在内的新思科技领先AI驱动型芯片设计技术,还能加速
    的头像 发表于 10-24 16:42 496次阅读

    以硬核科技加速全球创新,新思科技市值Up Up Up!

    原文标题:以硬核科技加速全球创新,新思科技市值Up Up Up! 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 08-22 18:50 274次阅读
    以硬核科技<b class='flag-5'>加速</b>全球创新,新<b class='flag-5'>思科</b>技市值Up Up Up!

    ARM Neoverse™N1系统开发平台技术参考手册

    Neoverse N1处理器集群。 该系统通过以下方式在高速缓存一致性加速器互连(CCIX)协议的背景下演示ARM技术: ·在N1 SoC加速卡之间运行一致的流量。 ·两个N1
    发表于 08-17 08:14

    两大IP扩大IP合作,新思科技携手三星加速新兴领域复杂SoC设计

    存储器、TCAM和GPIO,可以在各先进节点上提供行业领先的功耗、性能和面积(PPA) 新思科技车规级IP集成到三星的工艺中,有助于确保ADAS、动力总成和雷达SoC的长期运行并提高可靠性 三星工艺中集成了广泛的IP组合,并在新思科
    的头像 发表于 07-26 17:40 276次阅读

    移动SoC的时钟验证

    移动电话技术的进步不断挑战极限,要求SoC在提供不断提升的性能的同时,还能保持较长的电池续航时间。为了满足这些需求,业界正在逐步采用更低的技术节点,目前的设计都是在5纳米或更低的工艺下完成的。在这
    的头像 发表于 07-17 10:12 461次阅读
    移动<b class='flag-5'>SoC</b>的时钟<b class='flag-5'>验证</b>

    思科技与三星扩大IP合作,加速新兴领域先进SoC设计

    面向三星8LPU、SF5 (A)、SF4 (A)和SF3工艺的新思科技接口和基础IP,加速先进SoC设计的成功之路 摘要: 新思科技接口IP适用于USB、PCI Express、112
    发表于 06-30 13:40 355次阅读

    一次成功!新思科技助力Banias Labs网络SoC流片,加快高性能计算设计

    Labs实现光学DSP SoC设计的一次性流片成功。2021年,Banias Labs采用了新思科技的IP,以充分利用该IP在低延迟、传输长度灵活性、以及在5纳米工艺技术上的成熟度等方面的
    的头像 发表于 06-19 18:05 192次阅读
    一次成功!新<b class='flag-5'>思科</b>技助力Banias Labs网络<b class='flag-5'>SoC</b>流片,加快高性能计算设计

    思科技系统级解决方案赋能Arm全新计算平台,携手加速下一代移动SoC开发

    开发低至2纳米工艺节点的SoC思科验证系列产品,包括使用Arm快速模型的虚拟原型设计、以及硬件辅助验证
    的头像 发表于 06-07 01:50 388次阅读
    新<b class='flag-5'>思科</b>技系统级解决方案赋能Arm全新计算平台,携手<b class='flag-5'>加速</b>下一代移动<b class='flag-5'>SoC</b><b class='flag-5'>开发</b>

    为什么SoC验证一定需要FPGA原型验证呢?

    在现代SoC芯片验证过程中,不可避免的都会使用FPGA原型验证,或许原型验证一词对你而言非常新鲜,但是FPGA上板验证应该是非常熟悉的场景了
    发表于 05-30 15:04 958次阅读
    为什么<b class='flag-5'>SoC</b><b class='flag-5'>验证</b>一定需要FPGA原型<b class='flag-5'>验证</b>呢?

    VCS实用技巧分享

    VCS是编译型verilog仿真器,VCS先将verilog/systemverilog文件转化为C文件,在linux下编译生成的可执行文./simv即可得到仿真结果。
    的头像 发表于 05-30 09:26 859次阅读
    <b class='flag-5'>VCS</b>实用技巧分享

    思科技推出业内首款高性能仿真系统ZeBu Server 5,助力实现系统级芯片电子数字孪生

    思科技ZeBu Server 5硬件仿真系统首年销售容量超4000亿门,加速复杂SoC和多裸晶芯片系统设计 摘要 : 电子数字孪生能够实现电子系统的动态数字表征,以加速软件启动、功耗
    发表于 05-26 16:58 738次阅读

    vcs工作环境

    vcs工作环境
    发表于 05-15 09:38 0次下载