0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎么利用官网和Vivado的Documention进行相关的操作

FPGA之家 来源:FPGA之家 作者:FPGA之家 2020-12-28 09:39 次阅读

有的时候需要查找一些官网的例程进行学习和参考,但是总感觉无从下手,今天就教大家怎么利用官网和Vivado的Documention进行相关的操作。不清楚使用哪些IP或者不清楚需要参考哪个文档

首先点击Help-->Documention and Tutorials就可以打开XIlinx Documention浏览器了。

148e9488-46d5-11eb-8b86-12bb97331649.png

打开后如下:

14c2e3be-46d5-11eb-8b86-12bb97331649.png

主要分为:1、分类窗口;2、文件选择窗口;3、设置窗口;4、选择窗口;

可以在3窗口进行搜索。

假如现在我需要查找一下7系列FPGA中关于HLS的使用,那么我可以通过1窗口进行分类选择,如下:

15451604-46d5-11eb-8b86-12bb97331649.png

157a1ab6-46d5-11eb-8b86-12bb97331649.png

15cdc71a-46d5-11eb-8b86-12bb97331649.png

就可以在2窗口得到我想要的文档:

16406932-46d5-11eb-8b86-12bb97331649.png

点击进去就可以阅读,如果想要下载也可以,这里可以进行两种设置,一是下载路径设置二是打开文档的阅读器设置,具体位置如下图所示:

1672609a-46d5-11eb-8b86-12bb97331649.png

171bb9d8-46d5-11eb-8b86-12bb97331649.png

可以按照自己的需求进行设置。找到了或者已知使用哪种或者哪个IP怎么下载例程

这里提供两种方式:

1、使用Xilinx Doc直接搜索相关的Doc,这里举例AXI ethernet,相关的应用手册是xapp1082(还有其他的参考,这里以比较常见的举例),直接搜索这个文档,打开后如下图所示:

17b987bc-46d5-11eb-8b86-12bb97331649.png

这两个位置可以下载相关参考例程,直接点击下载即可,建议该文档直接使用Chrome打开,点击链接会知道跳转,其他PDF阅读器也可。

2、在IP管理器里找到该IP

186ae23c-46d5-11eb-8b86-12bb97331649.png

双击进入

18ba19f6-46d5-11eb-8b86-12bb97331649.png

其中左上角的Documentation,有Product Guide等文档,其中Change Log(修改BUG记录)、Product Webpage和Answer Records都是比较重要的文档,对使用好该IP都有很重要的作用,因为与本篇文章不想关,这里就不展开描述了,点击Product Guide就能通过Xilinx Documentation打开这个文档,这个文档相当相当重要,包括整个IP的使用说明,每个参数的说明,时序相关,以及一些Debug,仿真相关说明,如果在使用该IP时出现问题,请仔细阅读该文档,同时该文档会提供参考示例链接(这个IP比较特殊,是两个IP结合在一起的,所以没有refence(疯狂翻车))。

怎么使用下载下来的参考设计

目前官网下载下来的参考例程异常“简单",主要通过TCL脚本提供,对于不熟悉使用该脚本的人可能会比较懵,但是不需要过于担心,只需要按照下面的步骤就可以轻松利用该脚本构建Vivado工程。

下载下来的参考文件一定要先阅读readme文件,里面包含了整个例程的作用和文件构成,以XAPP1082为例如下:

1933d160-46d5-11eb-8b86-12bb97331649.png

进入到xapp1082xapp1082_2017_4hardwarevivadoscripts文件夹下,可以看到四个例程:

197a0f18-46d5-11eb-8b86-12bb97331649.png

作用就不展开描述了,随便进入一个文件夹下:

19b3d568-46d5-11eb-8b86-12bb97331649.png

里面只用三个文件,总大小不足100k(要是一个完整的工程,至少要100M左右,所以TCL的作用不言而喻),进如这个文件夹主要想要确认下导出该脚本的Vivado版本(不确认的话,后期运行会报错),外层文件夹已经有相关的版本说明了(xapp1082_2017_4)打开pl_eth_sgmii_bd.tcl(记事本及相关文本阅读器都可以):

19f1b6a8-46d5-11eb-8b86-12bb97331649.png

如果你的Vivado版本和这个一样,那么不需要修改,如果不一样请修改和你的版本一样,我使用的是Vivado2018.3,修改如下:

接下来打开Linux terminal or Vivado tcl shell in windows

通过CD命令进入历程所在的文件夹:

1ab447ae-46d5-11eb-8b86-12bb97331649.png

注意这里是“/”不是WIN系统常用的“”,之后执行:

vivado -source pl_eth_sgmii.tcl

1adfd72a-46d5-11eb-8b86-12bb97331649.png

就可以打开Vivado并自动构建Demo了:

1b14b558-46d5-11eb-8b86-12bb97331649.png

这里说明一下,我使用的Vivado版本和例程版本不相同所以构建完成后会有一些小Bug,按照提示修改即可。

构建的工程保存在如下路径:

责任编辑:xj

原文标题:【Vivado那些事】如何查找官网例程及如何使用官网例程

文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1399

    浏览量

    148262
  • Vivado
    +关注

    关注

    18

    文章

    787

    浏览量

    65089

原文标题:【Vivado那些事】如何查找官网例程及如何使用官网例程

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    深入探索Vivado非工程模式FPGA设计流程

    在设计过程的每个阶段,设计者均可以打开Vivado集成开发环境,对存储器中保存的当前设计进行分析和操作
    发表于 04-03 09:36 98次阅读
    深入探索<b class='flag-5'>Vivado</b>非工程模式FPGA设计流程

    如何禁止vivado自动生成 bufg

    定和可靠。Vivado在编译设计过程中会自动检测到时钟信号,并自动生成BUFG来缓冲时钟。然而,在某些情况下,我们可能希望手动管理时钟信号。 要禁止Vivado自动生成BUFG,可以按照以下步骤进行
    的头像 发表于 01-05 14:31 582次阅读

    使用AD9914进行相位纠正功能的疑惑求解答

    最近使用AD9914进行相位纠正功能实现。存在一些疑惑: 对于预设的16位相位偏移字(POW)在送入AD9914执行后,对于输出的波形,请问是会出现 相位截断类型的波形(我在示波器上没能捕捉到)(图1),还是产生类似频率增长(相位累加器斜率增加)的波形(图2)快速追到补偿的相位? 图1 图2
    发表于 12-05 08:26

    使用Vivado高层次综合(HLS)进行FPGA设计的简介

    电子发烧友网站提供《使用Vivado高层次综合(HLS)进行FPGA设计的简介.pdf》资料免费下载
    发表于 11-16 09:33 0次下载
    使用<b class='flag-5'>Vivado</b>高层次综合(HLS)<b class='flag-5'>进行</b>FPGA设计的简介

    Vivado设计套件用户:使用Vivado IDE的指南

    电子发烧友网站提供《Vivado设计套件用户:使用Vivado IDE的指南.pdf》资料免费下载
    发表于 09-13 15:25 5次下载
    <b class='flag-5'>Vivado</b>设计套件用户:使用<b class='flag-5'>Vivado</b> IDE的指南

    Vivado Design Suite用户指南:采用IP进行设计

    电子发烧友网站提供《Vivado Design Suite用户指南:采用IP进行设计.pdf》资料免费下载
    发表于 09-13 11:18 0次下载
    <b class='flag-5'>Vivado</b> Design Suite用户指南:采用IP<b class='flag-5'>进行</b>设计

    Vivado使用指南

    Xilinx:www.xilinx.com; 2)选中Support菜单下的Downloads&Licensing;3)选择对应系统;2.2Vivado安装(2015.4为例)1)运行
    发表于 09-06 17:55

    Vivado调用Modelsim仿真

    Modelsim是十分常用的外部仿真工具,在Vivado中也可以调用Modelsim进行仿真,下面将介绍如何对vivado进行配置并调用Modelsim
    的头像 发表于 07-24 09:04 1953次阅读
    <b class='flag-5'>Vivado</b>调用Modelsim仿真

    vivado仿真流程

    vivado开发软件自带了仿真工具,下面将介绍vivado的仿真流程,方便初学者进行仿真实验。
    的头像 发表于 07-18 09:06 2454次阅读
    <b class='flag-5'>vivado</b>仿真流程

    用 TCL 定制 Vivado 设计实现流程

    、RTL 和门级表以及布局布线后的表之间进行交互调试,极大发挥 Vivado IDE 的优势。 Hook Scripts Vivado
    发表于 06-28 19:34

    西门子S7-1200 PLC定位控制教程

    使用博途组态向导,建立定位的工艺对象后,利用定位相关指令,即可进行相关操作相关指令轴启用,回原点,点动,绝对定位,相对定位,复位,暂停等。
    的头像 发表于 06-25 11:39 4597次阅读
    西门子S7-1200 PLC定位控制教程

    新塘在keil的软件包无法下载怎么解决?

    新塘在keil的软件包无法下载
    发表于 06-15 10:15

    Vivado综合参数设置

    如果你正在使用Vivado开发套件进行设计,你会发现综合设置中提供了许多综合选项。这些选项对综合结果有着潜在的影响,而且能够提升设计效率。为了更好地利用这些资源,需要仔细研究每一个选项的功能。本文将要介绍一下
    的头像 发表于 05-16 16:45 2082次阅读
    <b class='flag-5'>Vivado</b>综合参数设置

    Vivado中实现ECO功能

    设计实现流程后,引出了一个更细节的应用场景:如何利用 Tcl 在已完成布局布线的设计上对网表或是布局布线进行局部编辑,从而在最短时间内,以最小的代价完成个别的设计改动需求。
    的头像 发表于 05-05 15:34 1765次阅读
    在<b class='flag-5'>Vivado</b>中实现ECO功能

    西门子S7-1200 PLC定位控制-程序

    使用博途组态向导,建立定位的工艺对象后,利用定位相关指令,即可进行相关操作相关指令轴启用,回原点,点动,绝对定位,相对定位,复位,暂停等。
    的头像 发表于 04-28 14:03 3171次阅读
    西门子S7-1200 PLC定位控制-程序