0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

晶振相邻层挖空是如何控制寄生电容Cp的呢?

汽车电子工程知识体系 来源:汽车电子硬件设计 作者:汽车电子硬件设计 2020-11-17 14:54 次阅读

晶振有两个比较重要的参数,频偏和温偏,单位都是PPM,通俗说,晶振的标称频率不是一直稳定的,某些环境下晶振频率会有误差,误差越大,电路稳定性越差,甚至电路无法正常工作。

所以在PCB设计时,晶振的layout显得尤其的重要,有如下几点需要注意。

两个匹配电容尽量靠近晶振摆放。

晶振由石英晶体构成,容易受外力撞击或跌落的影响,所以在布局时,最好不要放在PCB边缘,尽量靠近芯片摆放。

晶振的走线需要用GND保护好,并且远离敏感信号RF、CLK信号以及高速信号。

在一些晶振的PCB设计中,相邻层挖空(净空)或者同一层和相邻层均净空处理,第三层需要有完整的地平面,这么做的原因是维持负载电容的恒定。

晶振负载电容的计算公式是:

CL=C1*C2/(C1+C2)+Cic+Cp

Cic为集成电路内部电容,Cp为PCB板的寄生电容,寄生电容过大,将会导致负载电容偏大,从而引起晶振频偏,这个时候减小匹配电容C1和C2可能会有所改善,但这也是治标不治本的措施。

晶振相邻层挖空是如何控制寄生电容Cp的呢?

电容的物理公式是:C=εS/4πKd,即晶振焊盘与邻近地平面之间的面积S和距离d均会影响寄生电容大小,因为面积S是不变的,所以影响寄生电容的因素只剩下距离d,通过挖空晶振同一层的地和相邻层的地,可以增大晶振焊盘与地平面之间的距离,来达到减小寄生电容的效果。

电容容值和物理量之间的关系

简单画了一个图示,如下一个4层板,晶振放在Top层,将Top层和相邻层净空之后,晶振相对于地平面(L3),相比较没有净空之前,这个距离d是增大的,即寄生电容会减小。

晶振的L1和L2层均净空处理

晶振的摆放需要远离热源,因为高温也会影响晶振频偏。

我们知道晶振附近相邻地挖空处理,一方面是为了维持负载电容恒定,另一方面很大原因是隔绝热传导,避免周围的PMIC或者其他发热体的热透过铜皮传导到晶振,导致频偏,故意净空不铺铜,以隔绝热的传递。

为什么温度会影响晶振频率呢?

当晶振加热或者降低到某个温度后再降到常温,与最初在常温下测试通常情况下会有一定的变化,这是因为晶体的热滞后现象,带温度补偿的TCXO相对来说精度会好不少,可以有效解决晶体温漂,但一般TCXO都是M以上级别较多,KHz的很少,受限于生产工艺。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4193

    文章

    22376

    浏览量

    383966
  • 晶振
    +关注

    关注

    31

    文章

    2444

    浏览量

    66710
  • 贴片晶振
    +关注

    关注

    0

    文章

    369

    浏览量

    6104

原文标题:10年老司机倾囊相授,贴片晶振的PCB layout需要注意哪些?

文章出处:【微信号:QCDZYJ,微信公众号:汽车电子工程知识体系】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    寄生电容器的基础知识详解

    电源纹波和瞬态规格会决定所需电容器的大小,同时也会限制电容器的寄生组成设置。
    的头像 发表于 03-17 15:45 287次阅读
    <b class='flag-5'>寄生电容</b>器的基础知识详解

    怎么判断是否起不起该怎么办?

    如果怀疑不起造成电路板上电不良,该如何进一步判定是本身的不良?这一步的判定非常关键,
    发表于 03-06 17:22

    详解MOS管的寄生电感和寄生电容

    寄生电容寄生电感是指在电路中存在的非意图的电容和电感元件。 它们通常是由于电路布局、线路长度、器件之间的物理距离等因素引起的。
    的头像 发表于 02-21 09:45 307次阅读
    详解MOS管的<b class='flag-5'>寄生</b>电感和<b class='flag-5'>寄生电容</b>

    PCB寄生电容的影响 PCB寄生电容计算 PCB寄生电容怎么消除

    寄生电容有一个通用的定义:寄生电容是存在于由绝缘体隔开的两个导电结构之间的虚拟电容(通常不需要的),是PCB布局中的一种效应,其中传播的信号表现得好像就是电容,但其实并不是真正的
    的头像 发表于 01-18 15:36 917次阅读
    PCB<b class='flag-5'>寄生电容</b>的影响 PCB<b class='flag-5'>寄生电容</b>计算 PCB<b class='flag-5'>寄生电容</b>怎么消除

    元器件经验分享-晶体与对比分析

    高端处理器,温补(TCXO)可以确保系统在不同环境下都能正常工作。 三、晶体的布局布线指南 1、晶体布局: 优先考虑紧凑布局,将元件优先放置在TOP,尽量靠近IC管脚。 为降低寄生电容
    发表于 01-04 11:54

    SiC MOSFET 和Si MOSFET寄生电容在高频电源中的损耗对比

    SiC MOSFET 和Si MOSFET寄生电容在高频电源中的损耗对比
    的头像 发表于 12-05 14:31 270次阅读
    SiC MOSFET 和Si MOSFET<b class='flag-5'>寄生电容</b>在高频电源中的损耗对比

    LTC6268-10为了使寄生电容降到最低,对电路板的材料类型和厚度有什么要求吗?

    在LTC6268-10芯片手册中,为了减小寄生反馈电容的影响,采用反馈电阻分流的方式减小寄生电容。 请问,在这种工作方式下,为了使寄生电容降到最低,对电路板的材料类型和厚度有什么要求吗?
    发表于 11-16 06:28

    使用的时候,电容电阻怎么加?

    使用的时候,电容电阻怎么加?有明确要求吗?
    发表于 11-07 08:30

    寄生电容对MOS管快速关断的影响

    寄生电容对MOS管快速关断的影响 MOS(Metal Oxide Semiconductor)管是一种晶体管,它以其高性能和可靠性而广泛应用于许多电子设备,如功率放大器和开关电源。尽管MOS管具有
    的头像 发表于 09-17 10:46 1298次阅读

    pcb连线寄生电容一般多少

    pcb连线寄生电容一般多少 随着电子产品制造技术的成熟和发展,随之而来的是布线技术的迅速发展。不同的 PCB 布线技术对于电路性能的影响不同,而其中最常见的问题之一就是 PCB 连线寄生电容。这种
    的头像 发表于 08-27 16:19 1627次阅读

    PCB寄生电容的影响、计算公式和消除措施

    寄生电容有一个通用的定义:寄生电容是存在于由绝缘体隔开的两个导电结构之间的虚拟电容(通常不需要的),是 PCB 布局中的一种效应,其中传播的信号表现得好像就是电容,但其实并不是真正的
    的头像 发表于 07-24 16:01 5628次阅读
    PCB<b class='flag-5'>寄生电容</b>的影响、计算公式和消除措施

    引入空气间隙以减少前道工序中的寄生电容

    使用Coventor SEMulator3D®创建可以预测寄生电容的机器学习模型
    的头像 发表于 07-06 17:27 192次阅读
    引入空气间隙以减少前道工序中的<b class='flag-5'>寄生电容</b>

    AMAZINGIC晶焱科技考虑寄生电容的高速接口中的TVS选择以及方案应用

    AMAZINGIC晶焱科技考虑寄生电容的高速接口中的TVS选择以及方案应用由授权一级代理分销KOYUELEC光与电子0755-82574660,82542001为ODM研发设计工程师提供技术选型和方案应用支持。
    的头像 发表于 07-05 09:28 540次阅读
    AMAZINGIC晶焱科技考虑<b class='flag-5'>寄生电容</b>的高速接口中的TVS选择以及方案应用

    引入空气间隙以减少前道工序中的寄生电容

    来源:《半导体芯科技》杂志 作者:Sumant Sarkar, 泛林集团半导体工艺与整合工程师 使用Coventor SEMulator3D® 创建可以预测寄生电容的机器学习模型 减少栅极金属
    的头像 发表于 06-02 17:31 311次阅读
    引入空气间隙以减少前道工序中的<b class='flag-5'>寄生电容</b>

    匹配电容的问题

    我有一块STM32U575的板子,没焊外部高速,本来上面标着16兆,四个脚的,我在淘宝上买了一些32M的
    发表于 06-02 16:42