0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

兆易创新自研第一个产品DDR3, 4Gb将面向利基市场

lhl545545 来源:快科技 作者:宪瑞 2020-11-03 10:10 次阅读

2019年国内的合肥长鑫推出了国产DDR4内存,结束了国内没有DRAM芯片自产的日子,此后也有其他公司准备进军内存市场,比如兆易创新。该公司日前透露了其内存计划,2021年上半年将推出4Gb DDR3内存。

兆易创新在电话会议中透露,自研DRAM现在还在按照原计划进行,目前研发进度跟预期基本一样,预期明年上半年会有产品出来。

兆易创新表示,自研第一个产品会是DDR3, 4Gb,面向利基市场。

2021年还在研发DDR3内存?别急,虽然明年DDR3内存已经不是什么新东西了,DDR5都要上市了,但DDR3还不会被淘汰,而且兆易创新主要是用于利基市场,也就是消费电子产品,对内存的性能、容量等要求不高。

考虑到兆易创新的主力产品,比如NOR闪存、MCU主控等等都是面向嵌入式、消费电子等市场的,其首款内存主打这一市场也不让人意外。

即便是DDR3内存,对任何没有内存研发、设计经验的公司来说,技术门槛还是很高的,兆易创新选择看似落后但比较稳妥的研发路线也没什么可说的。

去年底,兆易创新宣布募资33.2亿元研发内存,这点钱并不算多,所以研发DDR3内存情有可原。

他们还公布了内存研发的路线图,如下所示:

·2020年,兆易创新将启动首款DRAM芯片产品定义,包括市场定位、产品规格及芯片设计工艺。

·2020年,兆易创新将定义首款芯片的生产职称,并将经过验证后的设计开展流片试样,反复修改直至通过系统验证。

·2021年,对首款芯片试样进行封装测试,并送交系统芯片商进行功能认证,并最终通过客户验证。

·2021年,首款芯片通过验证之后进行小批量生产,测试成功后进行大批量生产。

·2022-2025年,进行新系列芯片研发及量产。
责任编辑:pj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    446

    文章

    47691

    浏览量

    408826
  • 嵌入式
    +关注

    关注

    4976

    文章

    18239

    浏览量

    287892
  • DRAM
    +关注

    关注

    40

    文章

    2163

    浏览量

    181941
收藏 人收藏

    评论

    相关推荐

    【飞腾派4G版免费试用】之helloworld篇

    的存储芯片,4GB DDR 使⽤⻓鑫存储(CXMT)的颗粒,2GB DDR 使⽤
    发表于 12-11 16:19

    DDR4和DDR3内存都有哪些区别?

    DDR4和DDR3内存都有哪些区别? 随着计算机的日益发展,内存也越来越重要。DDR3DDR4是两种用于计算机内存的标准。随着DDR4内存
    的头像 发表于 10-30 09:22 4974次阅读

    阐述DDR3读写分离的方法

    DDR3是2007年推出的,预计2022年DDR3市场份额将降至8%或以下。但原理都是一样的,DDR3的读写分离作为DDR最基本也是最常用
    的头像 发表于 10-18 16:03 565次阅读
    阐述<b class='flag-5'>DDR3</b>读写分离的方法

    DDR3DDR4的技术特性对比

    摘要:本文将对DDR3DDR4两种内存技术进行详细的比较,分析它们的技术特性、性能差异以及适用场景。通过对比这两种内存技术,为读者在购买和使用内存产品时提供参考依据。
    发表于 09-27 17:42 1275次阅读

    基于FPGA的DDR3读写测试

    本文介绍一个FPGA开源项目:DDR3读写。该工程基于MIG控制器IP核对FPGA DDR3实现读写操作。
    的头像 发表于 09-01 16:23 826次阅读
    基于FPGA的<b class='flag-5'>DDR3</b>读写测试

    基于AXI总线的DDR3读写测试

    本文开源一个FPGA项目:基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式:《DDR3读写测试》,如果在某些项目中,我们需要把DDR挂载到AXI总线上,
    的头像 发表于 09-01 16:20 2210次阅读
    基于AXI总线的<b class='flag-5'>DDR3</b>读写测试

    47 29A DDR3原理与应用简介 - 第4节 #硬声创作季

    DDR3
    充八万
    发布于 :2023年08月19日 13:54:23

    47 29A DDR3原理与应用简介 - 第3节 #硬声创作季

    DDR3
    充八万
    发布于 :2023年08月19日 13:53:33

    请问PH1A100是否支持DDR3,DDR4

    PH1A100是否支持DDR3,DDR4
    发表于 08-11 06:47

    xilinx平台DDR3设计教程之设计篇_中文版教程3

    xilinx平台DDR3设计教程之设计篇_中文版教程3
    发表于 08-05 18:39

    高速设计:用于DDR3/DDR4的xSignal

    DDR4
    Altium
    发布于 :2023年06月25日 17:49:32

    紫光同创FPGA入门指导:DDR3 读写——紫光盘古系列50K开发板实验教程

    总线协议 ➢ AXI4 256 bit Host Port ➢支持 Self_refresh,Power down ➢支持 Bypass DDRC ➢支持 DDR3 Write
    发表于 05-31 17:45

    使用带有ECC芯片的4GB DDR3 RAM连接到T1040处理器DDR控制器,未能成功生成DDR地址奇偶校验错误的原因?

    我正在使用带有 ECC 芯片的 4GB DDR3 RAM 连接到 T1040 处理器 DDR 控制器。 我尝试了这个序列,但未能成功生成 DDR 地址奇偶校验错误: 步骤1: ERR_
    发表于 05-31 06:13

    紫光同创FPGA入门指导:DDR3 读写——紫光盘古系列50K开发板实验教程

    ➢支持裁剪的 AXI4 总线协议 ➢ AXI4 256 bit Host Port ➢支持 Self_refresh,Power down ➢支持 Bypass DDRC ➢支持
    发表于 05-19 14:28