0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

数字信号技术:串扰是如何形成的?

454398 来源:一博科技 作者:陈德恒 2021-04-19 11:02 次阅读

知识越丰富,对知识的敬畏就越深。思维愈发严谨,说话也愈发谨慎,越来越像个老学究,很难再向初学者那样思路广欢乐多了。而普罗大众喜欢的是简单易懂,所以老舍巴金不如韩寒小四,研究雾霾的专家不如柴静的穹顶之下,各种明史学者也敌不过当年明月的一本明朝那些事。但严谨与娱乐也许并不对立,将其结合的最好的应该就是我们伟大的科学家爱因斯坦先生了吧。不信?来张图让大家感受一下。

嗯。大家好,我是Mr.S,上图是我的偶像。不出意外的话串扰将会像反射一样用一系列的文章来说明。在这里小编将尽力用简单的图像来表明串扰的一系列影响,希望大家能耐心的读下去。

集成电路的发展很大一部分是建立在数字信号的发明上,使用数字信号通信大大提高了信道的噪声裕量。以DDR3信号为例,其接收端的判决电平通常为VinH=900mV,VinL=600mV,也就是说,如果输出为标准的0-1.5V信号的话,在信道上能够容忍的噪声裕量达到了600mV,相当于信号电平的40%。这40%的裕量将被反射,损耗,电源噪声,串扰等问题瓜分。

02.png

在这里,高速先生抛出第一个结论:大部分数字信号可能比大家想象中的要强壮得多(心のOS:不要再让我们一条信号一条信号的给你们仿真啦!)。

当然,信号的强壮不是我们为所欲为的资本。尽量的提高信号质量与系统的稳定性是我们攻城狮的职责。

如我们一直强调的,信号传输的并不是电压与电流,而是电磁场。通过电场与磁场的不断转换,信号以光速从发送端传到接收端。当信号传输时,走线附近的电磁场分布如下图:

03.png

04.png

可以看到,大部分的电磁场分布在信号线以及回流路径之间。

当另一根线闯入了这片电磁场区域时:

05.png

一部分的电磁场被吸走了。于是串扰出现了。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDR3
    +关注

    关注

    2

    文章

    268

    浏览量

    41769
  • 数字信号
    +关注

    关注

    2

    文章

    792

    浏览量

    47193
  • 电磁场
    +关注

    关注

    0

    文章

    742

    浏览量

    46810
  • 接收端
    +关注

    关注

    0

    文章

    19

    浏览量

    8410
收藏 人收藏

    评论

    相关推荐

    #硬声创作季 #通信 通信原理-11 基带脉冲与数字信号-码间1-4

    通信脉冲数字信号基带
    水管工
    发布于 :2022年10月31日 18:36:00

    #硬声创作季 #通信 通信原理-12 基带脉冲与数字信号-码间2-1

    通信脉冲数字信号基带
    水管工
    发布于 :2022年10月31日 18:36:23

    #硬声创作季 #通信 通信原理-12 基带脉冲与数字信号-码间2-3

    通信脉冲数字信号基带
    水管工
    发布于 :2022年10月31日 18:37:10

    消除的方法

    消除的方法合理的PCB布局-将敏感的模拟部分与易产生干扰的数字部分尽量隔离,使易产生干扰的数字信号走线上尽量靠近交流地,使高频信号获得较
    发表于 06-18 07:52

    高速互连信号的分析及优化

    高速数字设计领域里,信号完整性已经成了一个关键的问题,给设计工程师带来越来越严峻的考验。信号完整性问题主要为反射、、延迟、振铃和同步开关
    发表于 05-13 09:10

    数字光端机传输的是数字信号

    、易衰减、易老化的、售后服务麻烦等问题使得模拟光端机逐渐随着新技术的出现,市场和应用走向了下坡路。 数字光端机解决了模拟光端机的传输容量少、业务能力少、信号易衰减、易
    发表于 05-29 15:42

    ADC电路显示信号

    是ADI的SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号,表现为某一路
    发表于 09-06 14:32

    形成的根源在于耦合 - 容性耦合和感性耦合

    电容会进一步减小,这种现象正是使用隔离底线抑制的出发点之一。图2.容性耦合(Capacitive coupling)感性耦合如果一条走线上有数字信号传输,在信号电平跳变过程中,即
    发表于 12-24 11:56

    请问ADC电路的原因是什么?

    是SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号,表现为某一路
    发表于 05-14 14:17

    之耦合的方式

    ,由于干扰源的不确定性,噪声一般会同时影响信号的边沿和幅度。因此,对于来说两个方面的影响都应该考虑。
    发表于 05-31 06:03

    高速数字系统的问题怎么解决?

    问题产生的机理是什么高速数字系统的问题怎么解决?
    发表于 04-25 08:56

    高速电路设计中反射和形成原因是什么

    高速PCB设计中的信号完整性概念以及破坏信号完整性的原因高速电路设计中反射和形成原因
    发表于 04-27 06:57

    请问一下怎么解决高速高密度电路设计中的问题?

    高频数字信号的产生及变化趋势导致的影响是什么怎么解决高速高密度电路设计中的
    发表于 04-27 06:13

    “一秒”读懂信号传输时延的影响

    是怎么形成的。如下图所示,当有信号传输的走线和相邻走之间间距较近时,有信号传输的走线会在相邻走线上引起噪声,这种现象称为
    发表于 01-10 14:13

    ADC电路中造成串的原因?如何消除

    是ADI的SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号,表现为某一路
    发表于 12-18 08:27