0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

具有FIFO(先进先出)设置的UARTJ串行接口控制

电子设计 来源:瑞萨电子 作者:瑞萨电子 2021-04-22 14:51 次阅读

本应用笔记介绍了具有FIFO(先进先出)设置说明的UARTJ串行接口控制,以及使用示例的概述。该文档还描述了使用环境,例如电路图,开发环境,所使用的软件以及带有流程图,主要处理,接收/发送中断处理和寄存器设置的示例应用程序。

概述

本应用笔记举例说明了UARTJ的用法示例。

该示例程序对V850E2 / MN4微控制器进行了基本的初始设置,例如时钟频率的选择和端口I / O的设置。初始化结束后的主要处理将执行UARTJ1和UART3之间的串行通信。UARTJ1发送数据,而UARTJ3接收数据。

该软件的要点如下所示。

o4YBAGCBHKmAfWczAAGQQwSu8Ps698.png

UARTJ软件处理

主循环处理

主循环处理主要分为两个。它反复控制发送/接收,并等待发送/接收结束。如果在设置了UARTJ的操作之后将发送数据写入URTJnFTX寄存器,则将数据写入发送FIFO。存储在发送FIFO中的数据被传送到发送移位寄存器,然后通过TXDnF引脚开始串行发送。

在此示例程序中,发送UARTJ1发送16字节数据,接收UARTJ3从UARJ1接收16字节数据。内部RAM具有16字节(一个字节(一个块数据)¬16)的用户发送阵列来存储发送数据,而16字节的用户接收阵列来存储接收数据。

当在主循环处理期间发生发送/接收中断或状态中断时,将执行相应的中断处理。在此示例程序中,中断在以下列出的时间发生。

发送中断:当发送FIFO为空时

接收中断:当接收FIFO满时

状态中断:在接收或发送过程中发生错误时

发展

必须安装下面列出的通行费才能运行示例程序。

CubeSuite +
瑞萨电子的集成开发环境CubeSuite +提供了用户开发应用程序所需的各种软件开发工具。用户可以在各种开发阶段无缝,轻松地使用这些工具,包括编码,汇编,编译,使用仿真器模拟器进行调试以及Flash编程

MINICUBE
MINICUBE是瑞萨电子的通用在线仿真器,它采用JTAG接口系统。它允许用户调试板载真实处理器,并提供高度透明和稳定的仿真功能。需要适配器才能将TB板连接到MINICUBE。

状态中断处理

在发送/接收过程中发生错误时,会发生状态中断请求。

数据一致性错误

超时错误

取景错误

奇偶校验错误

溢出错误

溢出错误

pIYBAGCBHLaAF-F7AACf8tgyLLE340.png

状态中断处理

当在发送/接收期间检测到错误时,URTJnSTR1和URTJnFSTR1寄存器中的相应错误标志将设置为1。然后,UARTJ状态中断处理将清除发送/接收FIFO。通过等待相当于传输16字节数据所需的时间来清除发送FIFO。通过从中读取所有接收到的数据来清除接收FIFO。内部RAM中的发送标志和接收标志设置为1。通过URTJnSTC和URTJnFSTC寄存器清除SFR错误标志,并清除发送/接收中断请求或状态中断请求。UARTJ1和UARTJ3暂时停止并返回主循环(在主循环处理中恢复发送/接收)。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 微控制器
    +关注

    关注

    48

    文章

    6734

    浏览量

    147371
  • 寄存器
    +关注

    关注

    30

    文章

    4991

    浏览量

    117416
  • 串行通信
    +关注

    关注

    4

    文章

    528

    浏览量

    34982
  • 接口控制
    +关注

    关注

    0

    文章

    7

    浏览量

    8736
收藏 人收藏

    评论

    相关推荐

    LIS2DH12的应用笔记

    。LIS2DH12 集成了 32 级的先进先出FIFO)缓冲器,允许用户进行数据存储,可限制主机处理器的干预。LIS2DH12 采用纤薄的小型塑料焊盘栅格阵列封装(LGA),可确保在更大的温度范围
    发表于 09-13 08:23

    LIS2HH12的应用笔记

    先进先出FIFO)缓冲器提供给用户存储数据,可以减少主控的干预。LIS2HH12 采用纤薄的小型塑料平面网格阵列封装(LGA),可确保在更大的温度范围(-40 °C 至+85 °C)内正常工作。SMD 封装的超小尺寸和重量使其成为智能手机和可穿戴设备以及计步器、倾斜监测
    发表于 09-13 08:16

    采用防水封装的MEMS气压传感器LPS27HHW介绍

    串行标准输出接口。其工作气压范围为 260 hPa 至 1260 hPa,该器件能够以最大 200HZ 的输出速率输出气压。LPS27HHW 集成了 128 级的先进先出FIFO
    发表于 09-13 07:07

    LIS3DH的应用笔记

    。LIS3DH 集成了 32 级先进先出 (FIFO) 缓冲区供用户存储数据,从而可减少主机处理器的干预。LIS3DH 采用纤薄的小型塑料平面网格阵列封装 (LGA),可确保在更大的温度范围 (-40
    发表于 09-13 06:53

    LPS22HH压阻绝对气压传感器的相关资料

    串行标准输出接口。它的工作气压范围为 260 hPa 至 1260 hPa,器件能够以最高 200 Hz 的输出数据率测量气压值。LPS22HH 集成了 128 级的先进先出FIFO
    发表于 09-13 06:10

    FPGA FIFO深度计算的基本步骤和示例

    FIFO(First In First Out)是一种先进先出的存储结构,经常被用来在FPGA设计中进行数据缓存或者匹配传输速率。
    的头像 发表于 08-07 15:39 455次阅读

    CoreSight Trace内存控制器技术参考手册

    动态随机存取存储器(RAM) •片上系统(SoC)外围设备中已经存在的高速链路。 TMC也可以作为系统中的先进先出FIFO)操作。这减少了跟踪 通过平均跟踪带宽得出溢出和跟踪端口大小
    发表于 08-02 14:35

    使用IP核创建单时钟FIFO

    FIFO先进先出。在FPGA中使用的FIFO一般是指对数据的存储具有先进先出的缓冲器,FIFO
    的头像 发表于 07-23 11:47 371次阅读
    使用IP核创建单时钟<b class='flag-5'>FIFO</b>

    FPGA零基础学习之UART驱动教程

    FIFO的英文全称叫做First in First out,即先进先出。这也就决定了这个IP核的特殊性,先写进去的数据优先被读出,所以,FIFO是不需要地址信号线的,这也是它的一大特点,
    发表于 07-21 09:25 709次阅读
    FPGA零基础学习之UART驱动教程

    同步FIFO设计详解及代码分享

    FIFO (先入先出, First In First Out )存储器,在 FPGA 和数字 IC 设计中非常常用。 根据接入的时钟信号,可以分为同步 FIFO 和异步 FIFO
    发表于 06-27 10:24 1216次阅读
    同步<b class='flag-5'>FIFO</b>设计详解及代码分享

    FPGA零基础学习之Vivado-FIFO使用教程

    FIFO的英文全称叫做First in First out,即先进先出。这也就决定了这个IP核的特殊性,先写进去的数据优先被读出,所以,FIFO是不需要地址信号线的,这也是它的一大特点,通常
    的头像 发表于 06-09 09:38 2083次阅读
    FPGA零基础学习之Vivado-<b class='flag-5'>FIFO</b>使用教程

    Lesson40图像采集与显示设计之FIFO的配置与使用

    FIFO( First Input First Output),简单说就是指“先进先出”。
    发表于 06-06 09:26 172次阅读
    Lesson40图像采集与显示设计之<b class='flag-5'>FIFO</b>的配置与使用

    FIFO相关信号及空满状态的原理说明

    FIFO(First In First Out)是异步数据传输时经常使用的存储器。该存储器的特点是数据先进先出(后进后出)。
    发表于 05-29 15:35 3996次阅读
    <b class='flag-5'>FIFO</b>相关信号及空满状态的原理说明

    怎样设计一个同步FIFO?(1)

    今天咱们开始聊聊FIFO的设计。FIFO是一个数字电路中常见的模块,主要作用是数据产生端和接受端在短期内速率不匹配时作为数据缓存。FIFO是指First In, First Out,即先进先出
    的头像 发表于 05-04 15:48 547次阅读

    FIFO使用及其各条件仿真介绍

    FIFO(First In First Out )先入先出存储器,在FPG设计中常用于跨时钟域的处理,FIFO可简单分为同步FIFO和异步FIFO
    的头像 发表于 04-25 15:55 2927次阅读
    <b class='flag-5'>FIFO</b>使用及其各条件仿真介绍