0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

首个带有“综合”DSP的RISC-V内核支持Linux

触·电 2020-10-10 14:57 次阅读

Andes公司推出了Linux友好型A25 CPU内核的新A25MP和AX25MP版本,这些内核被称为是首个带有“综合” DSPRISC-V内核。1GHz以上的内核提供了缓存一致性,并支持SMP和多达四核设计。


在台湾RISC-V研讨会上,Andes技术公司宣布了其Linux友好型,兼容RISC-V ISA的第二代A25(32位)和AX25(64位)CPU内核。Andes说,32位,28nm的A25MP和64位AX25MP是首批具有全面DSP指令扩展功能的商业RISC-V内核。与早期的A25代(请参阅下文)不同,它们也是第一个提供缓存一致性以支持多核和多处理器支持的产品。但是,最初的产品将是单核设计。


A25MP / AX25MP DSP(数字信号处理器)ISA基于Andes捐赠给RISC-V基金会的RISC-V P扩展草案(PDF)。台湾的Andes公司说,DSP在加速语音,音频和图像处理方面特别有用。该公司还指出了“增强人工智能和高级驾驶员辅助系统(ADAS)等应用程序的功能”。


与该公司的编译器,DSP库和模拟器一起使用时,A25MP / AX25MP DSP“在PNET中为MtCNN(多任务级联卷积网络)人脸检测和对齐算法提供了超过7倍的加速,” Andes说。DSP还据称在CIFAR10图像分类基准上提供了“数量级性能提升”,用于训练机器学习计算机视觉算法。


andes_diagram.jpg

适用于Linux的A25 / AX25芯片的安第斯山脉CPU IP生态系统


andes_a25_arch.jpg

体系结构图构成了新A25MP和AX25MP的基础


SoC设计人员可以使用DSP ISA升级其现有的,具有Linux功能的A25和AX25芯片,Andes说。此外,安第斯山脉宣布了不具备Linux功能的32位D25F处理器,“这是不带MMU和S模式支持的A25”,它还提供了DSP ISA。该公司表示,所有安第斯山脉的新处理器IP都“享受25系列处理器相同的有效基准管线以及用于定制指令设计的强大ACE工具”。

Andes公司早期的A25和AX25


在2018年10月,提供广泛的类似于MCU的RISC处理器的安第斯山脉(Andes)宣布了其首个具有开源RISC-V ISA的内核。其中包括其微小的,非Linux兼容的N22和N25系列内核以及其首个Linux就绪的RISC-V IP:32位A25和64位AX25。


新的启用了DSP和多核的A25MP和AX25MP尚无文档,但它们可能会提供类似的单核非DSP A25和AX25上的所有功能。与Andes的基于RISC-V的N22和N25系列内核以及早期的非RISC-V部件一样,A25系列也是AndesCore系列的一部分,该系列“采用RISC-V作为第五代产品的子集” AndeStar V5体系结构。


A25和AX25看起来几乎完全相同,只是它们的32位和64位体系结构不同。Andes说,64位AX25支持需要访问地址空间超过4GB的高性能嵌入式应用程序。我们在比较规格表时看到的唯一区别是64位AX25在0.174平方毫米处相对于0.147平方毫米更大,而在22uW / MHz处则比17吸收更大的动态功率。


A25和AX25采用与新的多核DSP型号相同的台积电28nm HPC +工艺制造,具有5级流水线并支持高达1.2GHz,3.5 CoreMark / MHz的性能。该处理器设计支持单精度和双精度浮点指令,半精度加载/存储,以及针对基于Linux的应用程序的MMU和Supervisor模式(S模式)。


A25和AX25提供分支预测,指令和数据缓存,用于低延迟访问的本地存储器以及对L1存储器软错误保护的ECC支持。其他功能包括PLIC和向量中断,AXI 64位或AHB 64/32位总线,以及用于低功耗和电源管理的PowerBrake和WFI模式。


开发工具包括AndeSight IDE,用于ACE的“ COPILOT”工具以及JTAG和ICE调试。Andes为某些AndesCore IP提供了AndesShape硬件开发平台,但到目前为止,这些都不支持A25系列。


SoC设计人员似乎可以使用A25和AX25 IP,但是目前尚不清楚是否有任何基于A25的SoC交付。今年1月,该公司宣布,2018年内核已交付10亿片SoC,累计总计35亿片。但是,大多数(如果不是全部)都不使用RISC-V。


其他Tuxified RISC-V芯片


A25内核家族加入了少量已发布的Linux就绪RISC-V内核,这些内核主要来自SiFive。该公司已将其内核扩展为对Linux友好的Freedom U540 SoC,并宣布了下一代U74和U74-MC设计。


MicrochipMicrosemi部门宣布了部分基于SiFive的U54-MC内核的Linux友好型PolarFire SoC。它被称为世界上第一个RISC-V FPGA SOC。Shakti芯片是另一款受Linux支持的RISC-V芯片,该芯片部分由印度政府资助。


Andes Technology没有为新的A25MP和AX25MP RISC-V内核提供可用性信息

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • dsp
    dsp
    +关注

    关注

    544

    文章

    7661

    浏览量

    343895
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10335

    浏览量

    206226
  • Linux
    +关注

    关注

    87

    文章

    10942

    浏览量

    206544
  • ADS1255
    +关注

    关注

    0

    文章

    15

    浏览量

    11773
  • DSP芯片
    +关注

    关注

    8

    文章

    141

    浏览量

    29703
  • 数字信号处理器

    关注

    5

    文章

    304

    浏览量

    27186
收藏 人收藏

    评论

    相关推荐

    RISC-V内核突破百亿颗 RVV1.0如何解锁端侧AI市场应用潜能

    ”(南湖)开源高性能RISC-V处理器内核,其性能已超过ARM A76;阿里平头哥发布的首个自研RISC-V AI平台,支持运行170余个主
    发表于 12-01 13:17

    Linux实时内核准备支持RISC-V

    目前,Linux RT补丁集允许为ARM64(AArch64)、ARM、PowerPC和x86/x86_64架构启用PREEMPT_RT。最近正在处理的一组补丁也将扩展对RISC-V支持
    的头像 发表于 10-31 16:29 318次阅读

    阿里平头哥发布首个 RISC-V AI 软硬全栈平台

    转自https://m.ithome.com/html/714391.htm 2023 RISC-V 中国峰会8月23日在北京召开,平头哥在会上发布了首个自研 RISC-V AI 平台。 据介绍,该
    发表于 08-26 14:14

    RISC-V设计支持工具,支持RISC-V技术的基础

    RISC-V设计支持工具,支持RISC-V技术的基础 ppt分享
    发表于 07-14 17:15 12次下载

    RISC-V核、平台和芯片该如何选择?

    应用可以选择 K210 ,K210开发软件SDK 非常成熟,支持freertos 和裸机,最近Linux 5.8 正式将K210 RISC-V 纳入主线, K210 已经成功应用在人脸识别和智能抄表等
    发表于 06-21 20:34

    Debian 13“Trixie”Linux 发行版有望将带来 RISC-V 64 位支持

    转自https://m.ithome.com/html/699116.htm 目前 Debian 项目宣布,在未来的 Debian 13 “Trixie” 中,将带来 RISC-V 64 位支持
    发表于 06-21 08:49

    RISC-V,正在摆脱低端

    的焦点。在两年内,该公司招募了一批顶尖工程师,为数据中心级AI/ML解决方案和系统开发高性能RISC-V内核。开发团队的成就包括全球首个8位RISC-V通用CPU
    发表于 05-30 14:11

    Linux 6.4 上针对 RISC-V 支持了 Hibernation 和 Suspend-To-Disk

    hibernation / suspend-to-disk support. Linux 6.4 内核中针对 RISC-V 加入了系统休眠(system hibernation)和挂起到磁盘
    发表于 05-25 08:20

    我所知道的国内具有RISC-V内核的MCU

    RISC-V是一个基于精简指令集的开源指令集架构。与主流的主流的架构为x86与ARM架构不同,其特点就是完全开源。今天我们聊一聊具有国产RISC-V内核的单片机。 1、 CH32Vxxx系列:南京沁
    发表于 05-14 09:18

    Occamy RISC-V 前景如何

    由欧洲航天局支持,由苏黎世联邦理工学院和博洛尼亚大学的工程师开发的 Occamy 处理器现已流片。它使用了两个 216 个 32 位 RISC-V 内核的 chiplet 小芯片、未知数量的 64
    发表于 05-13 08:44

    RISC-V入云!赛昉科技联合中国电信完成首个RISC-V云原生轻量级虚拟机验证

    近日, 中国电信研究院成功研发业界首个支持RISC-V的云原生轻量级虚拟机TeleVM,并联合赛昉科技在高性能RISC-V CPU IP——昉·天枢上完成了软硬件协同测试验证。 测试结
    发表于 05-11 14:08

    国内RISC-V内核MCU厂商主要有哪些?

    RISC-V发展迅速,国内厂商也纷纷入局,目前国内RISC-V内核MCU厂商主要有哪些呢,前景如何?
    发表于 04-14 10:02

    FreeRTOS与RISC-V——适用于RISC-V的FreeRTOS概述

    功能。1.2 FreeRTOS RISC-V接口的特征FreeRTOS RISC-V接口具有以下特征:l提供了对GCC和IAR编译器的支持;l仅支持运行32位和64位
    发表于 04-09 09:26

    RISC-V的前景预言

    RISC-V架构微处理器内核正面对决的主战场。可定制化的指令集(ISA)RISC-V指令集架构从一开始就支持基础ISA、标准扩展,以及定制化ISA扩展指令。Arm最初不
    发表于 04-05 12:16

    RISC-V架构

    用途中的性能与功率效率。该指令集还具有众多支持的软件,这解决了新指令集通常的弱点。  该项目2010年始于加州大学伯克利分校,但许多贡献者是该大学以外的志愿者和行业工作者。  RISC-V指令集
    发表于 04-03 15:29