侵权投诉

基于PCIE(mcap)的部分可重构实现方案

电子设计 2021-01-03 09:20 次阅读

本博文主要是对基于PCIE(mcap)的部分可重构实现的步骤做一个简单的演示,如有错误之处,欢迎批评指正。值得说明的是,基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现,具体哪些系列能实现哪种配置方式如下图所示:

o4YBAF9uJsSADE5RAAFmTD1i1do111.png

图1

本质上来说,无论是JTAG还是ICAP或者MCAP以及其它FPGA的配置方式,目的都是配置FPGA的逻辑。MCAP是通过PCIE来实现对FPGA的烧写,最终结果和使用JTAG进行FPGA烧写没有区别,而使用PCIE对FPGA烧写有更好的灵活性,在某些需求场合是必不可缺的,譬如在数据加速的部署,FPGA加速板卡是位于服务器端,在服务上线之后修改FPGA业务逻辑的话如果使用JTAG烧写,一方面操作十分不便,可行性极低,另一方面,重新烧写FPGA会导致原FPGA的PCIE设备从服务器中删除,需要重新启动服务器枚举设备(目前本人没有找到可以进入系统后重新枚举设备的方法),对于已经上线的服务器,在每次切换FPGA业务逻辑后重启服务器是无法接受的,因此,使用PCIE对FPGA的部分重配置就十分必要,部分重配置能够在保持FPGA静态逻辑(PCIE部分和其他非业务逻辑)正常工作的情况下动态修改某个区域的逻辑(业务逻辑)。使用这种技术能够不重启服务器情况下快速切换业务逻辑。

本文的实现基于Xilinx的VCU1525加速板卡实现,VCU1525的FPGA是一颗ultrascale+的VU9P,由上图可以知道UltraScale+系列的FPGA支持MCAP配置模式。下面由一个简单的例程实现MCAP部分重配置。

1.新建一个空白工程。

o4YBAF9uJsaAT3qxAAEIahP0tvk791.png

图2

2.因为使用MCAP的配置方式,而MCAP集成于PCIE硬核中,因此需要例化一个PCIE相关的IP,这里使用XDMA进行本次例程(裸PCIE硬核也可以),该例程没有XDMA进行数据DMA搬运的相关内容,仅仅是借用XDMA中的MCAP功能,本人目前也有一个比较痛苦的地方,就是XDMA的上位机驱动怎么和MCAP的驱动整合在一起,不懂上位机驱动开发表示很迷茫,有大佬懂这个可以探讨下。

3.在Board选项中(在建立工程时选择Xilinx官方板卡才有这个选项)选择如下。

pIYBAF9uJseAWkrKAACwWZmMLXU305.png

图3

4.在Basic选项中,把图中红色框中的Mode设置成Advanced。

pIYBAF9uJsmAJfrsAAEHcKEsmbc366.png

图4

5.在Basic选项中,在最底部的TandemConfigurationorPartialReconfiguration中选择PRoverPCIE。

o4YBAF9uJsuAeXFVAAED12L25Fo564.png

图5

6.在PcieID选项的DeviceID中设置成8011(因为Xilinx提供的驱动支持8011,8038,506F)

pIYBAF9uJsyADitNAADp_pK0xfE244.png

图6

7.其它按照默认选项,生成该IP。

pIYBAF9uJs6AKeWaAACQPZzfmtk607.png

图7

8.考虑到测试和实现的方便,使用XDMA的ExampleDesign来修改例程,在XDMA综合完成之后(记得选择OOC),打开该IP的ExampleDesign,在该工程上面做修改。

o4YBAF9uJs-Ad90sAACHcewbYo8071.png

图8

9.ExampleDesign如下图。

o4YBAF9uJtGAP0lPAAEX9FDHH8o425.png

图9

10.首先我们先修改XDC文件和工程顶层,主要是LED的管脚和电平约束。在这个例子中,我们将要实现使用两个可重构模块,一个模块用于控制VCU1525的LED灯亮,一个模块用于控制VCU1525的LED灯灭,用这个简单的例子来说明PR的实现步骤。

11.修改工程中的时钟生成IP,此步骤不是必要,主要是指定输入时钟管脚,如果不是官方板子,在XDC里面约束即可。

pIYBAF9uJtKAI2D-AAA6agzhgkM642.png

图10

12.新建两个模块,分别是LED_RM_0和LED_RM_1。其中LED_RM_0用于控制LED灭,LED_RM_1用于控制LED亮。两个模块的逻辑很简单,只是做演示作用。代码逻辑如下。

pIYBAF9uJtOAegZLAAAUfYudRF0028.png

图11

13.在工程顶层例化其中一个RM模块。

o4YBAF9uJtSAJX3JAABZFo0qvpQ903.png

图12

14.完成上述步骤之后,选择Tools->EnablePartialReconfiguration...选项,将工程转换成支持PR类型的工程,在后续弹出的方框中选择Convert。

pIYBAF9uJtaAK-zeAAGnqGdlWto916.png

图13

15.此时工程已经转换完成,对比转换之前,在FlowNavigator的PROJECTMANAGER会多出PartialReconfigurationWizard选项。

o4YBAF9uJtiARhkeAAHXfHmWZEI331.png

图14

16.设置我们要进行部分重构的逻辑,即LED_RM_x模块,如下图所示,右键LED_RM_0,选择CreatePartitionDefinition...

o4YBAF9uJtqADs_JAAJLfvq1YPM045.png

图15

17.在弹出的窗口中指定一个分区的名字,这里设置为LED_RM,点击OK。

pIYBAF9uJtyACGCEAABr514vhIw718.png

图16

18.完成上一步之后,LED_RM_0模块变成了一个黄色的棱形标志,如下图所示。

o4YBAF9uJt2ABxcAAABDX9vSgG4805.png

图17

19.打开PartialReconfigurationwizard

pIYBAF9uJt-AOUEBAAENY1caBLY838.png

图18

20.在EditReconfigurationModules界面中,点击“+”符号,把LED_RM_1添加进来,表明有两个重配置模块,添加完成后如下图所示,属于LED_RM分区定义列表里面有LED_RM_0和LED_RM_1两个重配置模块。

o4YBAF9uJuCALcBDAACuSoPOiGs491.png

图19

21.在EditingConfigurations界面中,选择automaticallycreateconfigurations,并修改ConfigurationName,如下图所示。

pIYBAF9uJuGAOFjkAACwvEzVmTs034.png

图20

22.在EditConfigurationRuns界面中,选择automaticallycreateconfigurations。

o4YBAF9uJuOAJncQAADab9KkXMo510.png

图21

23.最后,点击Finish,部分重配置的向导设置完成,然后点击RunSynthesis综合设计。

pIYBAF9uJuWABGFKAAKUBpw9QmY674.png

图22

24.综合完成之后打开综合设计。

o4YBAF9uJueAB1mxAABLkjIWfhM374.png

图23

25.在Floorplanning界面,右键LED_RM_0,选择Floorplanning->DrawPblock,给RM模块划分重配置的区域。

o4YBAF9uJumATQ2SAAFLFf2Cq_0987.png

图24

26.在分配完重配置区域之后,保存相应的约束到xdc文件中,然后做DRC检查,检查分配的区域是否符合要求。

pIYBAF9uJuqALTEaAAF6SVPdn3o389.png

图25

27.DRC检查没有问题之后,点击GenerateBitstream.

o4YBAF9uJuyADICoAABjhWgIfy4644.png

图26

28.至此,部分重配置的工程就生成完毕,在生成出来的文件里面,在工程目录下会有两个imp的文件夹,里面会分别有静态逻辑和各自的重配置逻辑,我们将静态逻辑先烧写进去FPGA,之后就可以通过PCIE配置动态逻辑,关于MCAP的驱动的上位机,在Xilinx_Answer_64761__UltraScale_Devices这份文档中有详细的说明。

pIYBAF9uJu2Afuy7AAEOH-Oh-Lo341.png

图27

pIYBAF9uJvCAcYuhAAMhJGSXpUA661.png

图28

编辑:hfy

收藏 人收藏
分享:

评论

相关推荐

<2020年中国FPGA芯片行业研究报告>和<FPGA设计秘笈>等海量资料

学习资料分享十六年的研发经验,积累了丰富的FPGA学习资料>2000G,欢迎技术交流和学习.扫码加好友,可获得您关注的资料。...
发表于 03-08 17:26 0次 阅读
<2020年中国FPGA芯片行业研究报告>和<FPGA设计秘笈>等海量资料

如何使用熟悉的计算模型进行设计

在可执行代码中实现一个算法的最有效方式是什么? 当新的项目增加了工程设计的复杂度, 而这一复杂度与最....
发表于 03-08 17:09 9次 阅读
如何使用熟悉的计算模型进行设计

如何使用熟悉的计算模型进行设计

在可执行代码中实现一个算法的最有效方式是什么? 当新的项目增加了工程设计的复杂度, 而这一复杂度与最....
发表于 03-08 17:09 10次 阅读
如何使用熟悉的计算模型进行设计

this project cannot be converted to a partial reconfiguration project PR license not found

在使用vivado部分重配置过程中,选择enabled pr,弹出如下提示 打开license文件 INCREMENT VIVADO_HLSx...
发表于 03-08 16:13 0次 阅读
this project cannot be converted to a partial reconfiguration project PR license not found

什么是RISC-V?为什么重要?

在过去的几个月中,美国商务部已经切断了那些被认为与重要知识产权和用于制造高端芯片的制造设备有军事联系....
的头像 我快闭嘴 发表于 03-08 15:38 104次 阅读
什么是RISC-V?为什么重要?

【紫光同创国产FPGA教程】【第十九章】ADDA测试例程

本实验练习使用ADC和DAC,实验中使用的ADDA模块型号为AN108,ADC最大采样率32Mhz,....
的头像 FPGA技术专栏 发表于 03-08 13:28 251次 阅读
【紫光同创国产FPGA教程】【第十九章】ADDA测试例程

FPGA接micro USB转RS232线,控制仪器失败

背景: 一、使用A-7系列FPGA编写串口发送模块,用micro USB转RS232串口线,分别连接FPGA的UART端口和仪器(斯...
发表于 03-07 16:08 0次 阅读
FPGA接micro USB转RS232线,控制仪器失败

FPGA控制的PS2接口电路设计

FPGA控制的PS2接口电路设计
发表于 03-07 11:47 101次 阅读
FPGA控制的PS2接口电路设计

FPGA开发全攻略

FPGA开发全攻略
发表于 03-07 11:46 101次 阅读
FPGA开发全攻略

FPGA串口通讯失败

背景: 一、使用A-7系列FPGA编写串口发送模块,用micro USB转RS232串口线,分别连接FPGA的UART端口和仪器(斯...
发表于 03-07 11:08 101次 阅读
FPGA串口通讯失败

FPGA频率计与串口通信的设计资料说明

本文档的主要内容详细介绍的是FPGA频率计与串口通信的设计资料说明。
发表于 03-07 08:00 11次 阅读
FPGA频率计与串口通信的设计资料说明

Altera Cyclone III系列FPGA开发板的库文件免费下载

本文档的主要内容详细介绍的是Altera Cyclone III系列FPGA开发板的库文件免费下载。....
发表于 03-07 08:00 11次 阅读
Altera Cyclone III系列FPGA开发板的库文件免费下载

DSP Builder仿真错误

我参照潘松主编的《现代DSP技术》设计FIR数字滤波器做毕业设计,请求各位大神帮忙看下我这个是什么问题,使用的DSP Bu...
发表于 03-07 00:42 0次 阅读
DSP Builder仿真错误

FPGA将成为市场增长点,2025年全球FPGA市场规模有望达125亿美元

据MRFR数据,2019年全球FPGA市场规模为69.06亿美元,在5G和AI的推动下,2025年全....
的头像 牵手一起梦 发表于 03-06 09:22 219次 阅读
FPGA将成为市场增长点,2025年全球FPGA市场规模有望达125亿美元

xilinx源语中IDDR和ODDR介绍

1 IDDR   1.1 介绍 该设计元素是专用的输入寄存器,旨在将外部双数据速率(DDR)信号接收....
的头像 FPGA开源工作室 发表于 03-05 18:11 457次 阅读
xilinx源语中IDDR和ODDR介绍

国产FPGA应用领域和全球竞争格局

AI芯片主要分为CPU 、GPU、FPGA以及ASIC。其中以CPU、GPU、FPGA、ASIC的顺....
的头像 电子发烧友网工程师 发表于 03-05 15:50 202次 阅读
国产FPGA应用领域和全球竞争格局

FPGA的基本知识以及未来发展趋势

FPGA 是英文 Field Programmable Gate Array 的缩写,即现场可编程门....
的头像 电子发烧友网工程师 发表于 03-05 15:34 220次 阅读
FPGA的基本知识以及未来发展趋势

FPGA中如何通过JTAG固化程序?

  学习了 FPGA 一段时间,简单的设计仿真验证以及有所熟悉,今天将学习通过 JTAG 固化程序。....
的头像 电子发烧友网工程师 发表于 03-05 15:17 178次 阅读
FPGA中如何通过JTAG固化程序?

使用FPGA实现RS232串口收发的仿真资料说明

网上关于RS-232 的异步收发介绍得很多,最近没事学着摸索用ModelSim 来做时序仿真,就结合....
发表于 03-05 14:49 20次 阅读
使用FPGA实现RS232串口收发的仿真资料说明

如何使用FPGA实现SDRAM控制器的IP核的设计

 1.SDRAM使用越来越广泛。 2.SDRAM具有存储容量大,速率快的特点。 3.SDRAM对....
发表于 03-05 14:49 20次 阅读
如何使用FPGA实现SDRAM控制器的IP核的设计

贸泽电子发布全新RISC-V资源页面

贸泽的新RISC-V资源网站提供了一系列关于该技术的创新应用文章,例如连接互联网的AI面部检测、开源....
发表于 03-05 14:33 642次 阅读
贸泽电子发布全新RISC-V资源页面

三星M.2固态硬盘980亮点前瞻

在已上市的PCIe 4.0固态硬盘中,三星980 PRO的名号震天响,综合来看仍旧是目前最强的存在之....
的头像 如意 发表于 03-05 13:56 317次 阅读
三星M.2固态硬盘980亮点前瞻

使用FPGA实现TDC的设计报告资料说明

TDC英文全名叫 Time to Digital Converter,即时间数字转换器。TDC广泛应....
发表于 03-05 11:47 30次 阅读
使用FPGA实现TDC的设计报告资料说明

开关稳压器的保护功能和可编程功能有什么作用?

有些保护功能可以由用户调整阈值等支持各种条件,但是对在功能方面了解不多,有人可以简单介绍开关稳压器代表性保护功能和可编程...
发表于 03-05 08:03 0次 阅读
开关稳压器的保护功能和可编程功能有什么作用?

NAND FLASH怎么驱动?NAND FALSH的原理及应用能否帮忙解答

基于NIOS II 软核的NAND FLASH的驱动方法是什么?
发表于 03-05 07:43 0次 阅读
NAND FLASH怎么驱动?NAND FALSH的原理及应用能否帮忙解答

7系列FPGA DSP48E1片的特点什么?

7系列FPGA DSP48E1片的特点什么
发表于 03-05 06:26 0次 阅读
7系列FPGA DSP48E1片的特点什么?

FPGA入门系列15--SPI总线介绍

SPI flash 芯片应用十分广泛,在很多电子产品上面或多或少都有它的踪影,如手机、数码、液晶显示....
的头像 FPGA技术联盟 发表于 03-04 16:41 140次 阅读
FPGA入门系列15--SPI总线介绍

如何去确认JTAG口已经损坏了呢?

最近我就遇到了这类事情,FPGA的JTAG口突然就不能下载程序了,而且这种事情已经不是第一次了,之前....
的头像 嵌入式ARM 发表于 03-04 16:14 135次 阅读
如何去确认JTAG口已经损坏了呢?

迪赛康PCIE4.0 CB测试夹具支持PCIE1.0~4.0数据测试

CBB夹具测试单板全部走微带线,无打孔,阻抗设计控制在差分85欧姆,包含3db,6db和13db校准....
的头像 信号完整性与电源完整性研究 发表于 03-04 10:59 119次 阅读
迪赛康PCIE4.0 CB测试夹具支持PCIE1.0~4.0数据测试

基于EPIC12和TMS320C6713B实现数字电路电源系统的设计

系统采用Altera公司的Cyclone系列EPIC12型号FPGA和TI公司的TMS320C671....
发表于 03-04 10:33 616次 阅读
基于EPIC12和TMS320C6713B实现数字电路电源系统的设计

现场可编程阵列数字信号处理的详细资料说明

现场可编程门阵列(fpga)正以可编程数字信号处理器(pdsp)近二十年前的方式,在数字信号处理领域....
发表于 03-04 08:00 53次 阅读
现场可编程阵列数字信号处理的详细资料说明

为什么FPGA成为设计ADAS的首选?

定制和灵活性是设计ADAS的关键。这就是为什么FPGA成为首选的原因-例如,与ASIC相反。 高级驾....
的头像 汽车电子硬件设计 发表于 03-03 17:53 427次 阅读
为什么FPGA成为设计ADAS的首选?

CORD IC算法如何才能在FPGA中实现

CORD IC算法是在许多角度计算方面有着广泛应用的经典算法,通过考虑FPGA 的结构、精度局限和速....
发表于 03-03 15:55 19次 阅读
CORD IC算法如何才能在FPGA中实现

使用FPGA设计三相变频电源系统的详细资料说明

基于现场可编程门阵列(Field Programmable Gate Array,FPGA)设计了一....
发表于 03-03 15:03 26次 阅读
使用FPGA设计三相变频电源系统的详细资料说明

形态学滤波算法的FPGA硬件实现

一、背景介绍 基于二值图像的滤波算法即形态学滤波,在图像目标采集的预处理中经常被使用到,针对不同的使....
的头像 FPGA自习室 发表于 03-03 10:20 162次 阅读
形态学滤波算法的FPGA硬件实现

J-Link和J-Trace用户指南免费下载

J-Link/J-Trace有不同的版本,每个版本都是为不同的目的/目标设备设计的。目前,J-Lin....
发表于 03-03 08:00 20次 阅读
J-Link和J-Trace用户指南免费下载

如何使用FPGA实现三相变频电源系统的设计

基于现场可编程门阵列(Field Programmable Gate Array,FPGA)设计了一....
发表于 03-02 18:14 26次 阅读
如何使用FPGA实现三相变频电源系统的设计

如何使用FPGA实现DDS数字移相信号发生器的原理

本文讨论了基于FPGA芯片的直接数字频率合成器(DDS)的设计方法。因为DDS 的实现依赖于高速、高....
发表于 03-02 17:11 40次 阅读
如何使用FPGA实现DDS数字移相信号发生器的原理

在Petalinux中应该如何确认dev目录下设备的对应关系?

通常 Kernel 一加载起来,大家能在/dev目录下可以看到一大堆的设备。这些设备都是 Kerne....
的头像 FPGA开发圈 发表于 03-02 14:34 127次 阅读
在Petalinux中应该如何确认dev目录下设备的对应关系?

使用FPGA实现ROM的正弦波发生器详细资料说明

本文档的主要内容详细介绍的是使用FPGA实现ROM的正弦波发生器详细资料说明免费下载。
发表于 03-02 13:52 23次 阅读
使用FPGA实现ROM的正弦波发生器详细资料说明

FPGA与单片机实现串行通信的资料详细说明

介绍了单片机与FPGA 异步串行通信的实现方法,给出了系统结构原理框图及其部分VHDL 程序,并定义....
发表于 03-02 13:52 30次 阅读
FPGA与单片机实现串行通信的资料详细说明

浅谈国产FPGA迈向高端的三大挑战

相比几十亿出货量,市场规模千亿美元的CPU和GPU,市场规模还未超百亿美元的FPGA并非大众关注的焦....
发表于 03-02 09:53 781次 阅读
浅谈国产FPGA迈向高端的三大挑战

如何使用ARM和FPGA实现圆网印花机控制器

根据传统圆网印花机的结构以及存在的问题,提出了基于ARM和FPGA的嵌入式圆网印花机控制器的设计方案....
发表于 03-01 16:51 41次 阅读
如何使用ARM和FPGA实现圆网印花机控制器

TDMA基础帧的仿真与FPGA实现的详细资料说明

TDMA,即Time Division Multiple Access 时分多址,时分多址是把时间分....
发表于 03-01 15:25 67次 阅读
TDMA基础帧的仿真与FPGA实现的详细资料说明

华硕发布PCIe扩展卡ThunderboltEX 4

雷电4可以说是明星接口,如果你手头的老电脑想要升级体验,不妨考虑下话说新出的扩展卡Thunderbo....
发表于 03-01 14:20 871次 阅读
华硕发布PCIe扩展卡ThunderboltEX 4

FPGA技术及其发展趋势探讨

在电子设计中FPGA 技术得到了广泛应用,而且还成为电子系统构建中的主要手段,本文章首先对FPGA ....
发表于 02-28 11:31 58次 阅读
FPGA技术及其发展趋势探讨

Sparrow开发板电路原理图免费下载

Sparrow开发板原理图,版本C。 包含Cyclone IV EP4CE15F23C8 FPGA,....
发表于 02-28 08:00 24次 阅读
Sparrow开发板电路原理图免费下载

如何在FPGA芯片中支持不同的IO电平标准

上述一些I/O标准要求VCCO和/或VREF电压。这些电压由外部提供并连接到为IOB组(称为组)提供....
发表于 02-26 17:23 70次 阅读
如何在FPGA芯片中支持不同的IO电平标准

泰克推出PCI Express® 5.0收发机和参考时钟解决方案

 PCI EXPRESS通过每三年带宽就会翻一番,并积极引入5.0基本规范(128 GB/s)来超越....
发表于 02-26 11:06 1463次 阅读
泰克推出PCI Express® 5.0收发机和参考时钟解决方案

DSP开发工具与软件设计

本文档的主要内容详细介绍的是DSP开发工具与软件设计包括了:*开发工具* Visualdsp介绍*D....
发表于 02-26 10:04 36次 阅读
DSP开发工具与软件设计

SERDES FPGA设计手册免费下载

为了学习xilinx serdes 原语的使用,以及交流学习经验,在工程项目中方便的应用SERDES....
发表于 02-26 10:04 56次 阅读
SERDES FPGA设计手册免费下载

FPGA的基本结构详细说明

FPGA 由6 部分组成, 分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM 、丰富的....
发表于 02-25 17:55 137次 阅读
FPGA的基本结构详细说明

Xilinx正在极大地发展FPGA市场

赛灵思本周针对数据中心发布了一系列声明,例如该公司推出了新系列的可编程网络100Gb / s Sma....
的头像 我快闭嘴 发表于 02-25 14:15 353次 阅读
Xilinx正在极大地发展FPGA市场

【紫光同创国产FPGA教程】【第十八章】AD实验之AD7606波形显示

本实验练习使用ADC,实验中使用的ADC模块型号为AN706,最大采样率200Khz,精度为16位。....
的头像 FPGA技术专栏 发表于 02-25 11:20 1096次 阅读
【紫光同创国产FPGA教程】【第十八章】AD实验之AD7606波形显示

如何使用DSP和FPGA实现导航计算机系统的信息融合研究

本文首先简单介绍某小型基于DSP 和FPGA 的导航计算机系统,然后根据其子系统输出的有效信息设计可....
发表于 02-25 11:06 24次 阅读
如何使用DSP和FPGA实现导航计算机系统的信息融合研究

如何实现两块FPGA之间的通信总结

1、两块fpga 之间采用12 根线连接,包括8 根数据线, 2 根同步时钟线, 2 根使能信号线。
发表于 02-25 09:58 59次 阅读
如何实现两块FPGA之间的通信总结

Xilinx推出软件定义、硬件加速型Alveo SmartNIC,掀起现代数据中心革命

赛灵思® Alveo™ SN1000 是业界首个可组合式 SmartNIC 系列,面向各类功能卸载提....
发表于 02-24 16:38 1363次 阅读
Xilinx推出软件定义、硬件加速型Alveo SmartNIC,掀起现代数据中心革命

SN65LVCP114 14.2Gbps 四通道多路复用器、线性转接驱动器,具有信号调节板

信息转发驱动器的系统中使用进行了优化。此器件在背板和有源线缆应用应用中对通道损失进行线性补偿.SN65LVCP114线性再驱动器的架构设计与使用判决反馈均衡器(DFE)技术来实现数字均衡的ASIC或者现场可编程门阵列(FPGA)产品一起高效工作.SN65LVCP114复用器,线性再驱动器保持所接收到数据的完整性(结构)以优化DFE和系统性能.SN65LVCP114在提供一个低功率复用器 - 解复用器,线性再驱动器解决方案的同时扩展了DFE的有效性。 可通过GPIO或我 2 C接口来配置SN65LVCP114。供应一个步距为0.8mm,12mm x 12mm x 1mm的PBGA封装。 SN65LVCP114有3个端口;每个端口都是四路.SN65LVCP114的开关逻辑电路的每个通路可实现一个2:1 MUX,一个1:2 DEMUX,和独立通路开关。此接收均衡可为每个端口进行独立编程.SN65LVCP114在所有3个端口上支持本地环回。 特性 四路2:1多路复用器和1:2多路信号分离器 高达14.2Gbps串行数据速率的多速率运行 线性接收器均衡增加了判决反馈均衡器系统级上的容限 带宽:18GHz,典型值 每路P /N对反转 端口或者单路开关 低功率:每通道150mW,典型值 所...
发表于 10-16 10:08 103次 阅读
SN65LVCP114 14.2Gbps 四通道多路复用器、线性转接驱动器,具有信号调节板

HD3SS3412A 4 通道高性能差动开关

HD3SS3412A器件是一款高速无源开关,能够切换四条差分通道,包括在电脑或服务器应用中从一个源分别到两个目标位置的两条完整PCI Express x1通道等应用。具有双向功能的HD3SS3412A还支持一个目标设备与两个源设备相连,例如两个平台共享一个外设.HD3SS3412A具有单个控制线(SEL引脚),可用于控制端口A与端口B或端口C间的信号路径。 HD3SS3412A采用行业标准的42引脚WQFN封装,采用多家供应商通用的尺寸。该器件需要在0°C至70ºC的完全温度范围内由电压为3.3V的单电源供电运行。 HD3SS3412A是通用的4通道高速多路复用器/多路信号分离器开关类型,可用于电路板上两虽然HD3SS3412A专为PCI Express Gen III应用而设计,但也支持其它多种差模电压...
发表于 10-16 10:08 148次 阅读
HD3SS3412A 4 通道高性能差动开关

XIO2213B 1 个 PCIe 至 1394b OHCI 主机控制器

The TI XIO2213B is a PCIe to PCI translation bridge, where the PCI bus interface is internally connected to a 1394b open host controller/link-layer controller with a 3-port 1394b PHY. The PCIe to PCI translation bridge is fully compatible with the PCI Express to PCI/PCI-X Bridge Specification, Revision 1.0. Also, the bridge supports the standard PCI-to-PCI bridge programming model. The 1394b OHCI controller function is fully compatible with IEEE Std 1394b and the latest 1394 Open Host Controller Interface (OHCI) Specification. The XIO2213B simultaneously supports up to four posted write transactions, four nonposted transactions, and four completion transactions pending in each direction at any time. Each posted write data queue and completion data queue can store up to 8K bytes of data. The nonposted data queues can store up to 128 bytes of data. The PCIe interface supports a ×1 link operating at full...
发表于 10-16 10:08 286次 阅读
XIO2213B 1 个 PCIe 至 1394b OHCI 主机控制器

DS80PCI810 DS80PCI810 具有均衡器的低功耗 8 Gbps 8 通道线性中继器

DS80PCI810是一款超低功耗高性能中继器/转接驱动器,专用于支持高速接口速率高达8Gbps的八个通道,例如PCIe 1代,2代和3代。接收器的连续时间线性均衡器(CTLE)后接一个线性输出驱动器,可在4GHz(8Gbps)时提供2.7dB至9.5dB的可编程高频增强功能。接收器能够打开一个因码间干扰(ISI)(由电路板迹线或铜质同轴电缆等互连介质引起)而完全关闭的输入眼型状态。可编程的均衡能够可在互连通道内的实体布局方面实现最大限度的灵活性并提高通道的总体性能。 当在PCIe应用中运行时,DS80PCI810保留发射信号特性,从而使得主机控制器和端点能够协商发射均衡器系数。这个链路协商协议的透明管理有助于实现系统级互用性并最大限度缩短延迟。 可通过引脚控制,软件(SMBus或I2C)来轻松应用相关可编程设置,或者通过外部EEPROM直接加载设置。在EEPROM模式下,配置信息在加电时自动加载,这样就免除了对于外部微控制器或软件驱动程序的需要。 特性 每通道70mW(典型值)的低功耗,可选择关闭不使用的通道 支持无缝链路协商 高级可配置信号调节I /O 4GHz时,接收高达约10dB的连续时间线性均衡器(CTLE) 线...
发表于 10-16 10:08 120次 阅读
DS80PCI810 DS80PCI810 具有均衡器的低功耗 8 Gbps 8 通道线性中继器

SN75LVCP412A 双通道 SATA 3Gbps 转接驱动器

SN75LVCP412A是一款双通道,单通道SATA转接驱动器和信号调理器,支持高达3.0 Gbps的数据速率,符合SATA规范2.6版。 SN75LVCP412A采用3.3 V单电源供电。集成100- 具有自偏置的线路终端使该器件适用于交流耦合。输入包含一个OOB检测器,可自动关闭差分输出,同时保持稳定的输出共模电压,符合SATA链路。该器件还可根据SATA规范处理SSC传输。 SN75LVCP412A可处理输入和输出的互连损耗。内置发射机预加重功能能够在较高频率下施加0 dB或2.5 dB的相对放大,以应对预期的互连损耗。在接收端,器件采用7 dB的固定均衡来提升1.5 GHz附近的输入频率。总的来说,器件的输入均衡和输出预加重功能可以在扩展电缆和背板通路上完全恢复SATA信号完整性。 该器件具有热插拔功能(1)在 hot - 插入时防止设备损坏,例如异步信号插拔/拔出,无动力插拔/拔出,电源插拔/意外插拔/移除。 特性 支持SATA 1.5 Gbps和3.0 Gbps数据速率 SATA热插拔功能 支持具有快速开启的OOB信号的共模偏置 通道可选输出预加重 7dB固定接收器均衡 集成终端 < li>自动低功耗模式下低功率...
发表于 10-16 10:08 81次 阅读
SN75LVCP412A 双通道 SATA 3Gbps 转接驱动器

DS80PCI102 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 1 线路 PCI Express 中继器

DS80PCI102是一款低功耗,1通道中继器,具有4级输入均衡功能,以及输出去加重驱动器,可增强PCI的覆盖范围 - 在板对板或电缆互连中快速串行链路。该器件非常适合x1 PCI-Express配置,可自动检测并适应Gen-1,Gen-2和Gen-3数据速率,便于系统升级。 DS80PCI102提供可编程发送功能强调(高达12 dB),发送VOD(高达1300 mVp-p)和接收均衡(高达36 dB),以便在有损铜缆(10米或更长)或背板(40英寸或40英寸)中实现更长距离传输更多)有多个连接器。接收器可以打开由于互连介质引入的符号间干扰(ISI)而完全关闭的输入眼。 可通过引脚或软件轻松应用可编程设置(SMBus /I 2 C),或者可以通过外部EEPROM加载。在EEPROM模式下工作时,配置信息会在上电时自动加载,无需外部微处理器或软件驱动程序。 特性 全面的家庭,经过验证的系统互操作性 DS80PCI102: x1 PCIe Gen-1,Gen-2和Gen-3 DS80PCI402:x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800:x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自动速率检测和适应Gen-1,Gen-2和Gen-3速度 对Gen-3发送FIR的无缝支持握...
发表于 10-16 10:08 142次 阅读
DS80PCI102 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 1 线路 PCI Express 中继器

XIO1100 x1 PCI Express PHY

XIO1100是PCI Express。符合PCI Express基本规范修订版1.1的PHY,通过使用PCI Express的PHY接口中描述的接口的修改版本将PCI Express媒体访问层(MAC)连接到PCI Express串行链路。英特尔公司的架构(也称为PIPE接口)。 PIPE接口的这一修改版本在本数据手册中称为TI-PIPE接口。 TI-PIPE接口是引脚可配置的接口,可配置为16位或一个8位接口。 16位TI-PIPE接口是一个125 MHz 16位并行接口,带有一个16位输出总线(RXDATA),由RXCLK输出提供时钟时钟和16位输入总线(TXDATA),由TXCLK输入时钟提供时钟。两条总线均使用单数据速率(SDR)时钟进行时钟控制,其中数据转换位于相关时钟的上升沿。 8位TI-PIPE接口是250 MHz 8位并行接口采用由RXCLK输出时钟提供时钟的8位输出总线(RXDATA)和由TXCLK输入时钟提供时钟的8位输入总线(TXDATA)。两条总线都使用双倍数据速率(DDR)时钟进行计时,其中数据转换在时钟的上升沿和下降沿。 XIO1100 PHY接口为2.5 Gbps PCI Express串行链路,带有发送差分对(TXP和TXN)和接收差...
发表于 10-16 10:08 242次 阅读
XIO1100 x1 PCI Express PHY

XIO2001 PCI Express® (PCIe) 转 PCI 总线转换桥接器

XIO2001是一款单功能PCI Express到PCI转换桥,完全符合 PCI Express到PCI /PCI-X桥接规范,修订版1.0。对于下游流量,桥接器同时支持最多八个过帐和四个非过帐交易。对于上游流量,同时支持最多六个发布和四个非发布事务。 PCI Express接口完全符合 PCI Express Base Specification ,Revision 2.0。< /p> PCI Express接口支持在每个方向同时以250 MB /s的完整数据包吞吐量运行的×1链路。此外,该桥还支持高级错误报告,包括 PCI Express Base Specification 中定义的扩展CRC(ECRC)。需要补充固件或软件才能完全使用这两种功能。 特性 全×1 PCI Express™吞吐量 完全符合 PCI Express至PCI /PCI-X < br>网桥规范,修订版1.0 完全符合 PCI Express Base规范,修订版2.0 完全符合 PCI本地总线规范,修订版2.3 PCI Express高级错误报告功能包括ECRC支持 支持D1,D2,D3 热和D3 冷 当PCI Express上的数据包活动处于空闲状态时,使用活动状态链路电源管理可以节省电力L0和L1状态 唤醒事件和信标支持 包含PCI Express数据的错误转发中毒和PCI总线奇...
发表于 10-16 10:08 566次 阅读
XIO2001 PCI Express® (PCIe) 转 PCI 总线转换桥接器

DS64BR401 具有均衡和去加重功能的四路双向性中继器

DS64BR401是一款四通道双向信号调理中继器,适用于6.0 /3.0 /1.5 Gbps SATA /SAS和其他具有数据速率的高速总线应用高达6.4 Gbps。该器件在其8个通道中的每个通道上执行接收均衡和发送去加重,以补偿通道损耗,从而实现系统内物理放置的最大灵活性。接收器的连续时间线性均衡器(CTLE)在3 GHz时提供高达+33 dB的提升,并且能够打开由于互连介质引起的符号间干扰(ISI)而完全关闭的输入眼。该发送器具有可编程输出去加重驱动器,允许从600 mVp-p到1200 mVp-p中选择幅度电压电平,以适应多种应用场景。这款低功耗差分信号(LPDS)输出驱动器是一种高功效实现,可保持与AC耦合CML接收器的兼容性。可通过引脚设置或SMBus接口应用可编程设置。 为了实现从SAS /SATA 3.0 Gbps到6.0 Gbps数据速率的无缝升级而不影响物理覆盖范围,DS64BR401会自动检测传入数据速率并选择最佳去加重脉冲宽度。该器件检测SAS /SATA规范的带外(OOB)空闲和有效信号,并以最小的信号失真通过。 典型功耗为200 mW /lane(100 mW) DS64BR401是6.4 Gbps,控制关闭未使用的通道,是德州仪器PowerWise系列节能设备的一部分。...
发表于 10-16 10:08 181次 阅读
DS64BR401 具有均衡和去加重功能的四路双向性中继器

DS50PCI401 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

DS50PCI401是一款低功耗,4通道双向缓冲器/均衡器,专为PCI Express Gen1和Gen2应用而设计。该器件执行接收均衡和发送去加重,允许系统内物理放置的最大灵活性。接收器能够打开由于互连介质引起的符号间干扰(ISI)而完全闭合的输入眼。 用户可以根据DS50PCI401到PCI Express端点的距离设置发送器去加重等级。 DS50PCI401包含PCI Express特定功能,如发送空闲,RX检测和信标信号通过。 器件将根据RXDETA /B输入检测的状态改变其输入引脚的负载阻抗。包括内部速率检测电路以检测输入数据流是否处于Gen2数据速率,并相应地调整对其输出的去加重。该设备提供的信号调节允许系统从Gen1数据速率升级到Gen2,而不会降低其物理范围。 FR4应用(如背板)以及电缆互连都是如此。 特性 输入和输出信号调节增加了背板和电缆中的PCIe范围 0.09 UI在5Gbps后残留确定性抖动42 “FR4(带输入均衡器)” 0.11 PCIe电缆(带输入均衡器)后5Gbps剩余确定性抖动的UI 0.09 UI残余确定性抖动,5Gbps,28 “FR4(带输出DE) 0.13 UI 5Gbps剩余确定性抖动,7m PCIe电缆(带输出DE) 可调发送VO...
发表于 10-16 10:08 65次 阅读
DS50PCI401 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

DS50PCI402 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

DS50PCI402是一款低功耗,4通道双向缓冲器/均衡器,专为PCI Express Gen1和Gen2应用而设计。该器件执行接收均衡和发送去加重,允许系统内物理放置的最大灵活性。接收器能够打开由于互连介质引起的符号间干扰(ISI)而完全闭合的输入眼。 用户可以根据DS50PCI402到PCI Express端点的距离设置发送器去加重级别。 DS50PCI402包含PCI Express特定功能,如发送空闲,RX检测和信标信号通过。 该器件提供自动接收检测电路,用于控制输入终端阻抗。通过将输出上看到的当前负载阻抗自动反映回相应的输入,DS50PCI402对PCIe根复合体和端点都完全透明。包括内部速率检测电路以检测输入数据流是否处于Gen2数据速率,并相应地调整对其输出的去加重。该设备提供的信号调节允许系统从Gen1数据速率升级到Gen2,而不会降低其物理范围。 FR4应用(如背板)以及电缆互连都是如此。 特性 输入和输出信号调节增加了背板和电缆中的PCIe范围 0.09 UI在5Gbps后残留确定性抖动42 “FR4(带输入均衡器)” 0.11 PCIe电缆(带输入均衡器)后5Gbps剩余确定性抖动的UI 0.09 UI残余确定性抖动,5Gbps,28 “FR4(...
发表于 10-16 10:08 126次 阅读
DS50PCI402 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

SN75LVCP600 1.5 / 3.0 / 6.0Gbps 单通道 SATA 转接驱动器

SN75LVCP600是一款多功能单通道SATA Express信号调理器,支持高达6 Gbps的数据速率。该器件支持SATA Gen1,2和3规格以及PCIe 1.0,2.0和3.0。 SN75LVCP600采用3.3V单电源供电,具有100Ω线路终端,具有自偏置功能,使该器件适用于交流耦合。输入包含一个带外(OOB)检测器,当输入差分电压低于阈值时,该检测器自动对输出进行输出,同时保持非常稳定的共模电压。该器件还设计用于处理每个SATA标准的扩频时钟(SSC)传输。 SN75LVCP600通过可选择的均衡设置处理其输入端的互连损耗,可对其进行编程以匹配通道中的损耗。对于3 Gbps及更低的数据速率,SN75LVCP600均衡信号,最大可达50英寸FR4板材。对于8 Gbps的数据速率,该器件可补偿高达40 in的FR4材料。均衡电平由信号控制引脚EQ的设置控制。 可以在发送侧选择两个去加重电平,在输出端提供0 dB或1.2 dB的额外高频损耗补偿。 该设备具有热插拔功能(1)可防止设备 hot 插入设备,例如异步信号插头和拔出,无动力插拔,电源插拔,或意外插拔。 (1)需要在差分输入和输出端使用交流耦合电容。 特性 SATA Express支持 可选择的均衡和去加...
发表于 10-16 10:08 153次 阅读
SN75LVCP600 1.5 / 3.0 / 6.0Gbps 单通道 SATA 转接驱动器

DS80PCI402 具有均衡化和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 4 通道 PCI Express 中继器

DS80PCI402是一款低功耗,4通道中继器,具有4级输入均衡功能,以及输出去加重驱动器,可增强PCI的覆盖范围 - 在板对板或电缆互连中快速串行链路。该器件非常适合x4(或更低)PCI-Express配置,并可自动检测并适应Gen-1,Gen-2和Gen-3数据速率,以便于系统升级。 DS80PCI402提供可编程发送去加重(最高12 dB),发送VOD(最高1300 mVp-p)和接收均衡(最高36 dB),以便在有损铜缆(10米或更长)或背板中实现更长距离传输(40英寸或更大)带有多个连接器。接收器可以打开由于互连介质引入的符号间干扰(ISI)而完全关闭的输入眼。 可通过引脚或软件轻松应用可编程设置(SMBus /I 2 C),或者可以通过外部EEPROM加载。在EEPROM模式下工作时,配置信息会在上电时自动加载,无需外部微处理器或软件驱动程序。 特性 全面的系列,经过验证的系统互操作性 DS80PCI102:x1 PCIe Gen-1,Gen-2和Gen -3 DS80PCI402 :x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800:x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自动速率检测和适应Gen-1,Gen-2和Gen-3速度 无缝支持Gen-3发送FIR...
发表于 10-16 10:08 193次 阅读
DS80PCI402 具有均衡化和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 4 通道 PCI Express 中继器

XIO3130 集成 PCI Express® (PCIe) 1:3 4 端口 4 通道分组交换机

德州仪器XIO3130交换机是PCI Express×1 3端口扇出交换机。 XIO3130提供单个×1上行端口,同时支持每个方向的完整250 MB /s数据包吞吐量。提供三个可独立配置的×1下游端口,同时支持每个方向的完整250 MB /s数据包吞吐量。 实现直通架构,以减少与通过PCI传输的数据包相关的延迟快递面料。一旦在进入入口端口的分组的报头内解码地址或路由信息,该分组就被引导到出口端口以进行转发。在出口数据包传输开始后检测到数据包错误的情况下,支持使用EDB成帧信号的数据包中毒。 下游端口可配置为支持PCI热插拔插槽实现。在这种情况下,系统设计人员可能决定使用集成的PCI热插拔兼容控制器。此功能可通过PCI Express功能结构下的经典PCI配置空间获得。启用后,下游端口提供PCI热插拔标准机制,以应用和断开插槽或插槽的电源。 电源管理功能包括活动状态电源管理,PME机制,信标/唤醒协议,和所有传统的PCI D状态。启用ASPM时,每个链路在空闲时使用L0和L1状态自动节省功耗。支持PME消息以及PME_Turn_Off /PME_TO_Ack协议。 启用时,上游端口支持信标传输以及 WAKE 端带有信号以通过PCI热插拔事件唤醒...
发表于 10-16 10:08 262次 阅读
XIO3130 集成 PCI Express® (PCIe) 1:3 4 端口 4 通道分组交换机

DS64BR111 Ultra Low Power 10.3 Gbps 2-Channel Repeaters with Input Equalization and Output De-Emphasis

DS64BR111是一款极低功耗,高性能的双通道中继器,适用于数据速率高达6.4 Gbps的串行链路。 DS64BR111引脚配置为一个双向通道(一个发送,一个接收通道)。 DS64BR111具有强大的4级连续时间线性均衡器(CTLE),可提供高达+25 dB的增强在3.2 GHz时打开一个输入眼,由于互连介质(如FR-4背板或AWG-30电缆)引起的符号间干扰(ISI)而完全关闭。该发送器具有可编程输出去加重驱动器,最高可达-12 dB,允许从700 mVp-p到1200 mVp-p中选择幅度电压电平,以适应多种应用场景。 可通过引脚设置,SMBus(I2C)协议或外部EEPROM应用可编程设置。在EEPROM模式下工作时,配置信息会在上电时自动加载 - 这样就不需要外部微处理器或软件驱动程序。 作为TI PowerWise系列节能设备的一部分,DS64BR111仅消耗功率65 mW /通道(典型值),允许选项关闭未使用的通道。这种超低功耗消除了对外部散热器的需求,简化了有源电缆应用中的热管理。 特性 双通道中继器,最高6.4 Gbps DS64BR111:1x双向通道 低功耗65mW /通道(典型值),可选择关闭未使用的通道 高级信号调理功能 接收均衡,最高+25 dB 发送去...
发表于 10-16 10:08 343次 阅读
DS64BR111 Ultra Low Power 10.3 Gbps 2-Channel Repeaters with Input Equalization and Output De-Emphasis

PCI2050B PCI 至 PCI 桥接器

德州仪器PCI2050B PCI-to-PCI桥接器提供两条外围组件互连(PCI)总线之间的高性能连接路径,工作在最大总线频率为66兆赫。事务发生在一个主设备和另一个PCI总线上的目标之间,PCI2050B网桥允许桥接事务在两个总线上同时发生。网桥支持突发模式传输以最大化数据吞吐量,并且通过网桥的两条总线流量路径独立运行。 PCI2050B网桥符合 PCI本地总线规范,并且通过创建分层总线,可以用来克服每个PCI总线10个设备和每个扩展槽一个PCI设备的电气负载限制。 PCI2050B为多达9个辅助总线主控制器提供双层内部仲裁,并可通过外部总线仲裁器实现。 CompactPCI™热插拔扩展PCI功能使PCI2050B桥接器成为多功能的理想解决方案紧凑型PCI卡,并使单功能卡适应热插拔合规性。 PCI2050B桥接器符合 PCI-to-PCI桥接规范(修订版1.1)。 PCI2050B桥接器符合 PCI总线电源管理接口规范(修订版1.1)。 PCI2050B桥接器旨在引领行业节能和数据吞吐量。先进的CMOS工艺可在低至66 MHz的PCI时钟速率下实现低系统功耗。 特性 两条32位,66 MHz PCI总线 3.3 V核心逻辑,兼容通用PCI接口>具有3...
发表于 10-16 10:08 420次 阅读
PCI2050B PCI 至 PCI 桥接器

SN65LVPE504 四通道(半双工 x4 线路)PCI Express Gen II 转接驱动器/均衡器

SN65LVPE504是一款四通道半通道PCIe转接驱动器和信号调理器,支持高达5.0Gbps的数据速率。该器件符合PCIe规范修订版2.1,支持电气空闲和电源管理模式。 可编程均衡器,去加重和幅度摆幅 SN65LVPE504是旨在最大限度地减少信号衰减效应,如串扰和符号间干扰(ISI),限制两个设备之间的互连距离。每个通道的输入级提供可选的均衡设置,可对其进行编程以匹配通道中的损耗。差分输出提供可选择的去加重,以补偿PCIe信号将经历的预期失真。所有4个通道的均衡和去加重电平均由信号控制引脚EQ,DE和OS的设置控制。 有关EQ,DE和OS设置的详细信息,请参见表1. < /DIV> 特性 4个相同的通道PCIe均衡器/转接驱动器 支持PCIe第一代(2.5Gbps)和第二代(5.0) Gbps)速度 可选均衡,去加重和输出摆幅 每通道接收检测(通道检测) 可选接收器电气空闲阈值控制 低工作功耗模式 支持三种低功耗模式,使功耗降低80% 卓越的抖动和损耗补偿能够在FR4上使用50英寸4密耳SL 小尺寸打印 - 42针9×3.5 TQFN封装 高抗ESD瞬态保护 HBM:6,000 V CDM:1,000 V MM:200 V 应用程序 PC MB,...
发表于 10-16 10:08 256次 阅读
SN65LVPE504 四通道(半双工 x4 线路)PCI Express Gen II 转接驱动器/均衡器

PCI2060 采用紧凑便于热插拔 PCI 的异步 32 位 66MHz 9 主 PCI 至 PCI 桥接器

德州仪器PCI2060是一款32位异步PCI-to-PCI桥接器,完全符合 PCI本地总线规范< /em>,Revision 2.3和 PCI-to-PCI Bridge Specification ,Revision 1.1。 PCI2060桥接器可使主要和次要总线时钟完全异步,并支持高达66 MHz的PCI时钟频率。 PCI2060桥接架构可配置用于 PCI总线电源接口规范。它可以配置为支持1.0版或1.1版。通过使用1.8 V核心逻辑以及兼容3.3 V和5 V PCI信令环境的通用PCI接口,可实现节能。 PCI2060桥接器允许主要和次要总线同时运行。它为每个方向提供独立的读写缓冲区,并利用流水线架构进行突发数据传输。 PCI2060桥接器可以克服每个PCI总线10个设备和每个扩展一个PCI设备的电气负载限制通过创建分层总线插槽。添加到系统的每个PCI2060桥都会创建一个新的PCI总线。 PCI2060桥接器为多达9个辅助总线主控制器提供双层内部仲裁,并可通过外部仲裁器实现。 PCI2060桥接器提供符合的CompactPCI热插拔支持PICMG CompactPCI热插拔规范,修订版1.0。 特性 完全支持 PCI本地总线规范,修订版2.3 完全支持 PCI -to-PCI桥规范,修订版1.1 完全支持高级...
发表于 10-16 10:08 928次 阅读
PCI2060 采用紧凑便于热插拔 PCI 的异步 32 位 66MHz 9 主 PCI 至 PCI 桥接器

PCI2250 32 位 33MHz PCI 至 PCI 桥接器压缩 PCI 热插拔 4 主控方

德州仪器PCI2250 PCI-to-PCI桥接器在两个外围组件互连(PCI)总线之间提供高性能连接路径。事务发生在一条PCI总线上的主机和另一条PCI总线上的目标之间,PCI2250允许桥接事务在两条总线上同时发生。网桥支持突发模式传输以最大化数据吞吐量,并且通过网桥的两条总线流量路径独立运行。 PCI2250桥接器符合PCI本地总线规范,可用于通过创建分层总线来克服每个PCI总线10个设备和每个扩展槽一个PCI设备的电气负载限制。 PCI2250为多达四个辅助总线主控制器提供双层内部仲裁,并可通过外部辅助PCI总线仲裁器实现。 PCI2250提供紧凑型PCI(CPCI)热插拔扩展功能,使其成为多功能紧凑型PCI卡的理想解决方案,并使单功能卡适应热插拔合规性。 PCI2250桥接器符合PCI-to-PCI桥接规范。它可以配置为主接口上的正解码或减法解码,并提供几个额外的解码选项,使其成为定制PCI应用的理想桥接。包括两个扩展窗口,PCI2250提供串行和并行端口地址的解码。 PCI2250符合PCI电源管理接口规范修订版1.0和1.1。此外,PCI2250还为低功耗移动和对接应用提供PCI CLKRUN桥接支持。 PCI2250旨...
发表于 10-16 10:08 242次 阅读
PCI2250 32 位 33MHz PCI 至 PCI 桥接器压缩 PCI 热插拔 4 主控方

DS80PCI800 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 8 通道 PCI Express 中继器

DS80PCI800是一款低功耗,8通道中继器,具有4级输入均衡功能,以及输出去加重驱动器,可增强PCI的覆盖范围 - 在板对板或电缆互连中快速串行链路。该器件非常适用于更高密度的x8和x16 PCI-Express配置,并可自动检测并适应Gen-1,Gen-2和Gen-3数据速率,以便于系统升级。 DS80PCI800提供可编程发送去加重(高达12 dB),发送VOD(高达1300 mVp-p)和接收均衡(高达36 dB),以便在有损铜缆(10米或更长)或背板中实现更长距离传输( 40英寸或更大)带有多个连接器。接收器可以打开由于互连介质引入的符号间干扰(ISI)而完全关闭的输入眼。 可通过引脚或软件轻松应用可编程设置(SMBus /I 2 C),或者可以通过外部EEPROM加载。在EEPROM模式下工作时,配置信息会在上电时自动加载,无需外部微处理器或软件驱动程序。 特性 全面的系列,经过验证的系统互操作性 DS80PCI102:x1 PCIe Gen-1,Gen-2和Gen -3 DS80PCI402:x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800 :x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自动速率检测和适应Gen-1/2/3速度 无缝支持Gen-3发送FIR握...
发表于 10-16 10:08 320次 阅读
DS80PCI800 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 8 通道 PCI Express 中继器