0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

UltraScale/UltraScale+内核重置

454398 来源:赛灵思中文社区 作者:赛灵思中文社区 2020-12-24 16:20 次阅读

描述

内核重置应该保持断言状态,直到相关时钟稳定为止。在从重置中取出以太网 IP 核之前,它必须具有稳定的频率而且没有故障。

这适用于 SerDes 时钟和 IP 核时钟。 如果在一个时钟中检测到后续不稳定性,就必须重置 100G 以太网 IP 核。

这种不稳定性的一个实例是 CDR 锁丢失。

用户逻辑应该确定所有需要重置的外部条件(例如:时钟故障、CDR 锁丢失或电源故障)。

解决方案

QPLL 和 TX 数据通道

QPLL 和 TX 数据通道需要在 GT 参考时钟输入之后重置,而且为 GT 初始化状态计时的 dclk/init_clk 会变得有效。

这可通过 Vivado 内核的 sys_reset 输入完成,也可通过异步下降的 GT 封装程序的 gtwiz_reset_all 输入完成。

如果 GT 参考时钟和 dclk/init_clk 在配置时有效,则内核中包含的 GT 初始化状态机将自动触发该重置。

TX 数据通道:

在串行数据生效后,GT 需要一个 GTRXRESET,以确保正确的 CDR 锁定数据。

电缆拔出并重新插入后或为链路合作伙伴上电或对其进行重置后,都需要该操作。

在内核层面上,为了避免在链路的 TX 端发生中断,可以使用 gtwiz_reset_rx_datapath 触发重置。

如果可行的话,光学设备的信号检测或信号损失反转可用来触发该重置。

如果信号检测或信号丢失不可用,可添加超时逻辑监控对齐/链路状态是否尚未完成,并发布 gtwiz_reset_rx_datapath 重置。

如果启用自动协商,则自动协商状态机提供一个内建的 500ms 超时来重新启动 AN 和重置状态机。

该轮询及复位程序将在标准上电时钟稳定重置序列后使用:

1) 等待 500ms

2) 轮询 stat_rx_aligned 状态

  • 如果 stat_rx_aligned 无效,则断言 GT rx_datapathonly_reset,然后转到步骤 (1)
  • 如果 stat_rx_aligned 有效,则断言 GT rx_datapathonly_reset,然后转到步骤 (3)

3) 等待 500ms

4) 轮询 stat_rx_aligned 状态

  • 如果 stat_rx_aligned 无效,然后转到步骤 (2)
  • 如果 stat_rx_aligned 有效,请在步骤 (4) 中等待

在某些拓扑上,如在 PAM4 PHY 或其它 PHY 情况下,可以看到 RX 串行数据需要很长时间才能完全稳定,而且可能会导致 GT RX 缓冲器错误。

如果 CDR 锁性能良好,完成对齐可能仍会出现 GT RX 缓冲器错误,因此可能需要对 GT RX 缓冲器状态进行更进一步的监控,才能触发重置。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 以太网
    +关注

    关注

    40

    文章

    5069

    浏览量

    166189
  • 缓冲器
    +关注

    关注

    6

    文章

    1566

    浏览量

    44866
  • cdr
    cdr
    +关注

    关注

    0

    文章

    48

    浏览量

    17986
  • UltraScale
    +关注

    关注

    0

    文章

    113

    浏览量

    31326
收藏 人收藏

    评论

    相关推荐

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(1)

    对于UltraScale/UltraScale+芯片,几乎FPGA内部所有组件都是可以部分可重配置的
    的头像 发表于 12-14 16:16 331次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(1)

    采用UltraScale/UltraScale+芯片的DFX设计注意事项

    采用UltraScale/UltraScale+芯片进行DFX设计时,建议从以下角度对设计进行检查。
    的头像 发表于 01-18 09:27 351次阅读
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX设计注意事项

    赛灵思推出全球最大容量的FPGA – Virtex UltraScale+ VU19P

    自适应和智能计算的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P,从而进一步
    发表于 11-02 08:34

    如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

      如何调试Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器,只支持在 Zynq
    发表于 01-07 16:02

    如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

    如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    发表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    发表于 02-02 07:53

    Zynq UltraScale+ MPSoC的发售消息

    Zynq®UltraScale+™MPSoC,现已开始发售。视频向您重点介绍了Xilinx UltraScale +产品组合的第一位成员
    的头像 发表于 11-27 06:47 3300次阅读

    UltraScale/UltraScale+ GTH/GTY 收发器线速率设置的方法

    本篇博文主要讲解了动态更改 UltraScale/UltraScale+ GTH/GTY 收发器线速率设置的方法。 您是否曾想过要使用 UltraScale/UltraScale+ G
    的头像 发表于 11-04 14:48 7240次阅读
    <b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b> GTH/GTY 收发器线速率设置的方法

    UltraScale/UltraScale+的时钟资源

    UltraScaleUltraScale+进一步增强了Clock root的概念,从芯片架构和Vivado支持方面都体现了这一点。为了理解这一概念,我们先看看UltraScale/Ultra
    的头像 发表于 05-12 15:34 1431次阅读

    Zynq UltraScale+ Use Case 3.2原理图s

    Zynq UltraScale+ Use Case 3.2 原理图s
    发表于 03-22 19:18 0次下载
    Zynq <b class='flag-5'>UltraScale+</b> Use Case 3.2原理图s

    Zynq UltraScale+ Use Case 4.3 原理图s

    Zynq UltraScale+ Use Case 4.3 原理图s
    发表于 07-10 18:35 0次下载
    Zynq <b class='flag-5'>UltraScale+</b> Use Case 4.3 原理图s

    Zynq UltraScale+ Use Case 1.3 原理图s

    Zynq UltraScale+ Use Case 1.3 原理图s
    发表于 07-10 18:36 0次下载
    Zynq <b class='flag-5'>UltraScale+</b> Use Case 1.3 原理图s

    Zynq UltraScale+ Use Case 2.3 原理图s

    Zynq UltraScale+ Use Case 2.3 原理图s
    发表于 07-10 18:37 0次下载
    Zynq <b class='flag-5'>UltraScale+</b> Use Case 2.3 原理图s

    UltraScaleUltraScale+ FPGA封装和管脚用户指南

    电子发烧友网站提供《UltraScaleUltraScale+ FPGA封装和管脚用户指南.pdf》资料免费下载
    发表于 09-13 10:29 1次下载
    <b class='flag-5'>UltraScale</b>和<b class='flag-5'>UltraScale+</b> FPGA封装和管脚用户指南

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已经拥有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPGA 系列的推出使其不断现代化。
    发表于 03-18 10:40 69次阅读
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> FPGA系列