侵权投诉

基于FPGA的Verilog实现VGA驱动电路

39度创意研究所 2020-11-20 16:02 次阅读

VGA全称是Video Graphics Array,即视频图形阵列,是一个使用模拟信号进行视频传输的标准。分辨率高,显示速度快。

一、传输协议

VGA接口15个引脚,除去地线,我们一般会用到5个引脚:1(RED)、2(GREEN)、3(BLUE)、13(HSYNC)、14(VSYNC)。

如图1:

 

 
图1 VGA接口引脚定义

1、2、3指的是传输的红、绿、蓝三色的模拟信号,范围为0-0.714V,0代表无色,0.714V代表满色,需要注意的这是模拟信号,因此前面还需要进行一个数模转换。HSYNC(行同步信号)和VSYNC(场同步信号)分别是指传输一行和传输一帧的时序,下面看一下他们的时序图:

 

 
图2 行同步时序

a:行同步时期,扫描地址的复位
b:行消隐后肩,扫描地址转移后的稳定等待准备期
c:行显示时期,数据有效区域
d:行消隐前肩,扫描地址转移的准备
e:行扫描总时间,一行扫描的总时间

 

 
图3 场同步时序

o:场同步时期,扫描地址的复位
p:场消隐后肩,扫描地址转移后的稳定等待准备期
q:场显示时期,数据有效区域
r:场消隐前肩,扫描地址转移的准备
s:场扫描总时间,一场扫描的总时间

可以看出,行同步时序和场同步时序类似,分别经历4个阶段:拉低、显示后沿、有效数据传输和显示前言。

 

 
图4 VGA显示器扫描轨迹

二、常见的刷新率时序表

由于FPGA擅长计数电路这里采用像素表示法来设计驱动。

 

 
图5 不同VGA的时序参数

FPGA硬件测试时要将sys_pll中的输出频率改为25MHZ。

三、驱动电路的verilog设计(lcd_driver)

目前液晶显示器普及,而高于 60Hz 的刷新率对于液晶来说,没有任何意义,所以我们以 640*480 在 60Hz 的刷新率下为例。

本次我们采用的是ADV7123视频转换芯片来实现。

1)为便于移植,根据640*480 60hz分辨率下的参数,宏定义相关数据。

2)行扫描单位hcnt计数

3)列扫描单位vcnt计数

每扫描完一行,即hcnt完成H_TOTAL次计数后,vcnt进行自加。

4)ADV7123控制信号输出

为了实现数据在lcd_dclk上升沿有效,我们将clk翻转输出,已实现上升沿采样 。

lcd_blank作为显示空白信号,低电平有效。

设计中不需要lcd_sync信息,可以直接接地。

5)有效显示使能信号输出

当使能信号有效时,接收外部输入的RGB数据lcd_data.

6)外部数据请求控制信号

为了保证数据稳定,lcd_request要提前一个时钟请求外部输入数据 。

同时,设计中实时显示下一时刻的扫描地址lcd_xpos、lcd_ypos,也要提前一个时钟输出,以保证外部数据输入的同步化。

lcd_xpos、lcd_ypos是显示器有效显示区域的行列坐标计数值。

四、模拟VGA图像数据的输入

1)宏定义三原色组合的颜色如下

这里要注意所用的VGA驱动电路是RGB888还是RGB565,如果是RGB565,三原色要改成下面样式,并把其他程序中lcd_data的位数改为16位:
笔者曾在这里犯过错误。

2)根据输入的行、列地址信号,输出三原色组合后得到的8条彩色。

五、不同分辨率的VGA驱动

lcd_para文件定义了四种VGA分辨率驱动,这里只需修改定义的注释就行,并把PLL锁相环中的频率改为相应的频率。

PLL修改方法为直接修改下面参数中的乘法除法因子:

编辑:hfy

收藏 人收藏
分享:

评论

相关推荐

Xilinx 宣布收购峰科计算,进一步提高软件可编程性并扩大开发者社区

通过将 Falcon的创新编译器技术集成到 Vitis 平台上,软件开发者无需掌握硬件专业知识就能加....
发表于 12-05 10:19 97次 阅读
Xilinx 宣布收购峰科计算,进一步提高软件可编程性并扩大开发者社区

FPGA的前世今生及未来预测

FPGA 自上世纪 80 年代进入市场以来,就与通用 CPU、ASIC 乃至 GPU 竞争共存。FP....
的头像 STM32嵌入式开发 发表于 12-05 09:53 221次 阅读
FPGA的前世今生及未来预测

基于FPGA器件EP1C6Q240C8实现振动模拟器的方案设计

振动台的作用之一是将被测物件置于振动台上测量其受迫振动时的表现,一般振动台的振动是由振动分析仪控制的....
发表于 12-04 18:13 154次 阅读
基于FPGA器件EP1C6Q240C8实现振动模拟器的方案设计

FPGA的设计流程分享

  1、电路设计:方**证,系统设计和FPGA芯片选择   2、设计输入:HDL和原理图输入 HDL优点:语言与芯片工艺无关 ...
发表于 12-04 15:28 0次 阅读
FPGA的设计流程分享

电源管理市场明显进入了加速整合期

近日,IC设计厂商联发科通过旗下立锜斥资8500万美元收购英特尔旗下Enpirion电源管理芯片产品....
的头像 半导体投资联盟 发表于 12-04 11:45 244次 阅读
电源管理市场明显进入了加速整合期

高云半导体:做深服务,持续深耕FPGA芯片市场

另外,小蜜蜂在原有产品GW1N基础上进行了微创新,针对不同细分市场扩展了众多子系列。比如超低功耗的G....
的头像 半导体投资联盟 发表于 12-04 11:34 198次 阅读
高云半导体:做深服务,持续深耕FPGA芯片市场

使用EDA实现出租车计价器的设计资料合集

介绍了出租车计费器系统的组成及工作原理,简述了在EDA平台上用FPGA器件构成该数字系统的设计思想和....
发表于 12-04 08:00 21次 阅读
使用EDA实现出租车计价器的设计资料合集

用两块同步FIFO实现一个异步FIFO功能

也就是说用一个25M频率的FIFO写入数据,用另一个100M(或者不同频)的FIFO读出数据。该如何实现呢?不使用异步FIFO...
发表于 12-03 20:47 27次 阅读
用两块同步FIFO实现一个异步FIFO功能

FPGA_100天之旅_DA设计

发表于 12-03 18:54 303次 阅读
FPGA_100天之旅_DA设计

怎么样使用FPGA实现视频字符叠加的设计

设计了一种基于FPGA的视频字符叠加系统,利用视频解编码芯片和FPGA对视频数据进行采集和处理,生成....
发表于 12-03 16:48 19次 阅读
怎么样使用FPGA实现视频字符叠加的设计

求Alinx(黑金)的A黑金的ZU3EG或ZU4EV开发板配套全套资料(pdf+例程)有偿

求最新的资料,使用vitis2020进行开发的
发表于 12-03 11:43 68次 阅读
求Alinx(黑金)的A黑金的ZU3EG或ZU4EV开发板配套全套资料(pdf+例程)有偿

FPGA芯片厂商赛灵思将收购峰科计算

FPGA芯片厂商赛灵思日前宣布已收购峰科计算解决方案公司(以下简称“峰科计算”),旨在通过自动硬件感....
的头像 我快闭嘴 发表于 12-03 11:29 278次 阅读
FPGA芯片厂商赛灵思将收购峰科计算

BIM数据可视化综合管理方案的特点及应用

BIM可视化信息综合管理系统打破传统分析方式,结合VR、AR、GIS等应用可实现教育、科研及企业应用....
发表于 12-03 11:13 155次 阅读
BIM数据可视化综合管理方案的特点及应用

想成为一名FPGA工程师 你对FPGA的结构有多了解

FPGA的起源和发展 1985年Xilinx发布了全球首款FPGA芯片——XC2064。在当时那个年....
的头像 工程师人生 发表于 12-03 10:58 277次 阅读
想成为一名FPGA工程师 你对FPGA的结构有多了解

基于可编程逻辑器件实现便携式数字正交锁相放大器的应用方案

数字锁相放大器因其具有动态范围大、测量误差小、不受运放温漂和直流偏置影响的优势,近年来逐渐取代了模拟....
发表于 12-03 08:49 89次 阅读
基于可编程逻辑器件实现便携式数字正交锁相放大器的应用方案

继电器的原理与驱动电路的布局技巧详细说明

是一种电子控制器件,它具有控制系统(又称输入回路)和被控制系统(又称输出回路),通常应用于自动控制电....
发表于 12-02 22:59 39次 阅读
继电器的原理与驱动电路的布局技巧详细说明

用Verilog写的高分辨率PWM,输出一直是低电平,有人能帮忙改一改吗

用Verilog写的高分辨率PWM,输出一直是低电平,有人能帮忙改一改吗,结构如下图,代码在附件里 ...
发表于 12-02 19:46 179次 阅读
用Verilog写的高分辨率PWM,输出一直是低电平,有人能帮忙改一改吗

使用FPGA实现一位全加器的文本输入实验报告资料免费下载

通过此实验了解FPGA 开发软件Quartus II 的使用方法及VHDL 的编程方法,学习用VHD....
发表于 12-02 16:34 18次 阅读
使用FPGA实现一位全加器的文本输入实验报告资料免费下载

使用FPGA和MT9M034实现图像采集显示并存在TF卡的例程免费下载

本文档的主要内容详细介绍的是使用FPGA和MT9M034实现图像采集显示并存在TF卡的例程免费下载。....
发表于 12-02 16:34 24次 阅读
使用FPGA和MT9M034实现图像采集显示并存在TF卡的例程免费下载

解码模块的结构原理及如何基于FPGA芯片实现设计

其中读头是整个系统的核心部分,控制整个识别过程中与标签之间的通信,并提供与后台计算机的接口。天线用来....
发表于 12-02 10:13 153次 阅读
解码模块的结构原理及如何基于FPGA芯片实现设计

ASIC和FPGA有什么区别

  1、概念区别:   ASIC(专用集成电路)是一种在设计时就考虑了设计用途的IC。   FPGA(现场可编程门阵列)也...
发表于 12-01 17:41 101次 阅读
ASIC和FPGA有什么区别

基于EP2C8Q208C7和AD9858实现雷达信号源的应用方案

一般的雷达信号源实现主要有三种方式:第一种方式是采用DDS和MCU控制器件结合的方式;第二种是DDS....
发表于 12-01 10:13 237次 阅读
基于EP2C8Q208C7和AD9858实现雷达信号源的应用方案

芯片制作的故障仿真PDF文件免费下载

• 定义:仿真是指对设计及其功能、性能的建模 • 软件仿真器是EDA软件,也有硬件仿真器,基于大规模....
发表于 12-01 08:00 52次 阅读
芯片制作的故障仿真PDF文件免费下载

如何实现光纤陀螺惯导系统FPGA接口的设计

采用光纤陀螺的捷联惯性导航系统是一种极具发展潜力的导航系统,对于其核心部件的光纤陀螺,尤其是中高精度....
发表于 12-01 02:44 14次 阅读
如何实现光纤陀螺惯导系统FPGA接口的设计

FPGA的设计流程

  FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。FPGA的开发流程一般如图1-10所示,...
发表于 11-30 16:22 202次 阅读
FPGA的设计流程

基于FPGA的DSP技术实现伺服控制器的应用方案与设计

介绍了一种用基于FPGA的DSP技术来设计电液伺服系统控制器的方法。该方法克服了传统伺服控制器的一些....
发表于 11-30 14:02 283次 阅读
基于FPGA的DSP技术实现伺服控制器的应用方案与设计

FPGA知识详解之基础篇的技术分享

上海润欣科技股份有限公司创研社 1.Verilog基础语法 1.1 可综合模块 以module为单元....
的头像 润欣科技Fortune 发表于 11-30 11:37 872次 阅读
FPGA知识详解之基础篇的技术分享

FPGA技术分享:FPGA杂记之基础篇

上海润欣科技股份有限公司创研社 Verilog基础语法 1.1 可综合模块 以module为单元,具....
的头像 润欣科技Fortune 发表于 11-30 11:31 156次 阅读
FPGA技术分享:FPGA杂记之基础篇

采用FPGA芯片EPM7032和VHDL语言实现自动交通系统的应用方案

随着微电子技术的迅猛发展,可编程逻辑器件从20世纪70年代发展至今,其结构、工艺、集成度、功能、速度....
发表于 11-30 10:10 188次 阅读
采用FPGA芯片EPM7032和VHDL语言实现自动交通系统的应用方案

紫光同创:正在研发28nm、40nm系列新产品

近日,紫光同创在接受天风证券调研时对外表示,公司FPGA产品已经应用于通信领域,主要应用场景有2G语....
的头像 我快闭嘴 发表于 11-30 09:25 306次 阅读
紫光同创:正在研发28nm、40nm系列新产品

FPGA设计的8大重要知识点

要求一个同时具备设计面积最小、运行频率最高是不现实的。更科学的设计目标应该是在满足设计时序要求(包括....
的头像 FPGA之家 发表于 11-29 10:58 396次 阅读
FPGA设计的8大重要知识点

计数比较器和延迟线混合结构生成PWM信号的verilog代码

11位的输入信号,低5位用延迟线和多选器实现,高6位用计数器和比较器实现,有木有大神会写这个的,其中那个延迟线怎么实现啊,直...
发表于 11-28 20:44 225次 阅读
计数比较器和延迟线混合结构生成PWM信号的verilog代码

英特尔软件布局的三大策略

几年前,英特尔启动了“以数据为中心”的转型,这是一场自我革命的战役,而战役背后的六大秘密武器起到了关....
的头像 我快闭嘴 发表于 11-28 10:55 1336次 阅读
英特尔软件布局的三大策略

基于Verilog硬件描述语言实现SHA-1算法的设计

单向散列函数是密码学中一种重要的工具,它可以将一个较长的位串映射成一个较短的位串,同时它的逆函数很难....
的头像 电子设计 发表于 11-28 10:16 572次 阅读
基于Verilog硬件描述语言实现SHA-1算法的设计

FPGA在医疗设备中有什么样的作用

FPGA(现场可编辑门阵列)作为赛灵思(Xilinx)的一项重要发明,以其可编程和灵活性著称。起初,....
的头像 Wildesbeast 发表于 11-28 10:01 459次 阅读
FPGA在医疗设备中有什么样的作用

使用多种EDA工具实现FPGA设计流程的详细资料说明

本文介绍了FPGA的完整设计流程,其中包括电路设计与输入、功能仿真、综合优化、综合后仿真、实现与布局....
发表于 11-27 17:57 70次 阅读
使用多种EDA工具实现FPGA设计流程的详细资料说明

你要的C6678+K7视频采集处理方案,这里全都有!内含源码!!!

在Kintex-7 FPGA上搭建MicroBlaze软核,并由MicroBlaze配置PAL视频模....
发表于 11-27 17:01 411次 阅读
你要的C6678+K7视频采集处理方案,这里全都有!内含源码!!!

高云半导体:打破国产汽车级FPGA芯片的空白

2021中国IC风云榜“年度新锐公司”征集现已启动!入围标准要求为营收过亿元的未上市、未进入IPO辅....
的头像 我快闭嘴 发表于 11-27 15:09 520次 阅读
高云半导体:打破国产汽车级FPGA芯片的空白

FPGA基础篇:Verilog基础语法

可综合模块最终生成的bit文件会烧录进芯片运行,而仿真模块编译过后是在仿真软件(例如modelsim....
发表于 11-27 14:27 400次 阅读
FPGA基础篇:Verilog基础语法

ADC的参数释义你知道多少

1. 分辩率(Resolution) 指数字量变化一个最小量时模拟信号的变化量,定义为满刻度与 2n....
发表于 11-27 11:50 26次 阅读
ADC的参数释义你知道多少

在医疗设备中,FPGA能用在什么地方

FPGA(现场可编辑门阵列)作为赛灵思(Xilinx)的一项重要发明,以其可编程和灵活性著称。起初,....
的头像 Les 发表于 11-27 11:29 517次 阅读
在医疗设备中,FPGA能用在什么地方

电源管理芯片市场再起风云

近日,IC设计厂商联发科通过旗下立锜斥资8500万美元收购英特尔旗下Enpirion电源管理芯片产品....
的头像 我快闭嘴 发表于 11-27 10:52 552次 阅读
电源管理芯片市场再起风云

FPGA器件在医疗领域的应用分类

FPGA(现场可编辑门阵列)作为赛灵思(Xilinx)的一项重要发明,以其可编程和灵活性著称。起初,....
发表于 11-27 09:38 316次 阅读
FPGA器件在医疗领域的应用分类

电路设计经常会出现的八大误区详细说明

我们常常会发现,自己想当然的一些规则或道理往往会存在一些差错。电子工程师在电路设计中也会有这样的例子....
发表于 11-27 08:00 142次 阅读
电路设计经常会出现的八大误区详细说明

芯华章发布高性能多功能可编程适配解决方案“灵动”

2020年11月26日,EDA(电子设计自动化)智能软件和系统领先企业芯华章今日发布高性能多功能可编....
的头像 我快闭嘴 发表于 11-26 12:27 466次 阅读
芯华章发布高性能多功能可编程适配解决方案“灵动”

基于APEX20K和ARM7 TDMI-S微处理器实现通用智能传感器IP核的设计

设置数据通信接口主要是考虑芯片还可以同外部CPU或网络构成更加复杂的测控系统。为了方便芯片的设计,节....
的头像 电子设计 发表于 11-26 10:11 1359次 阅读
基于APEX20K和ARM7 TDMI-S微处理器实现通用智能传感器IP核的设计

基于FPGA Virtex-4器件实现直接时钟控制技术方案的设计

大多数存储器接口都是源同步接口,从外部存储器器件传出的数据和时钟/ 选通脉冲是边沿对齐的。在 Vir....
发表于 11-26 10:01 284次 阅读
基于FPGA Virtex-4器件实现直接时钟控制技术方案的设计

快速简单的FPGA异构计算

发表于 11-25 18:00 43次 阅读
快速简单的FPGA异构计算

基于可编程逻辑器件和IPX2805实现SPI4.2接口电路的设计

SPI-4.2(System Packet Interface)是 OIF(Optical Inte....
发表于 11-25 17:19 622次 阅读
基于可编程逻辑器件和IPX2805实现SPI4.2接口电路的设计

FPGA加速的厉害之处在哪里?

轰轰烈烈的双十一落下了帷幕,2020年的双十一成绩依旧斐然。天猫11月11日0点刚过,天猫双11的订....
的头像 EDA365 发表于 11-25 11:17 344次 阅读
FPGA加速的厉害之处在哪里?

LCD驱动电路波形产生的详细分析

LCD_VIN 是 3.6~5V,经过 DC/DC burst 升压得到 LCD_AVDD,LCD_....
发表于 11-25 11:17 55次 阅读
LCD驱动电路波形产生的详细分析

MCU在边缘和节点设计中实现AI功能的三种方法详细说明

AI:Artificial Intelligence,即人工智能。 AI 与我们息息相关,手机导航、....
发表于 11-25 09:39 32次 阅读
MCU在边缘和节点设计中实现AI功能的三种方法详细说明

FPGA技术的学习课件免费下载

硬件版图如何设计选择哪些芯片1,常用芯片的功能和电气特性都很熟悉设计电路原理图2,个别功能不知道需要....
发表于 11-24 18:08 126次 阅读
FPGA技术的学习课件免费下载

Intel付得起xPU的巨额尾款吗?

一波还未平息,一波再起,Intel继续扩张其xPU阵营! 上回,笔者说道Intel正在利用xPU+o....
的头像 璟琰乀 发表于 11-24 16:52 735次 阅读
Intel付得起xPU的巨额尾款吗?

基于可编程逻辑器件实现八位微处理器软核的设计

SoC(SystemonaChip)以其高集成度,低功耗等优点越来越受欢迎。开发人员不必从单个逻辑门....
发表于 11-24 14:37 492次 阅读
基于可编程逻辑器件实现八位微处理器软核的设计

IGBT主要参数,IGBT驱动电路

IGBT是电压控制型器件,它只有开关特性(通和断两种状态),没有放大特性。由IGBT等效电路可知,它....
的头像 陈翠 发表于 11-21 10:17 334次 阅读
IGBT主要参数,IGBT驱动电路

如何实现FPGA构建环境的自动化

与此同时,MLE 也面向 PetaLinux 和赛灵思软件开发套件 (XSDK) 发布了一套易用型 ....
的头像 电子发烧友网工程师 发表于 11-20 16:47 307次 阅读
如何实现FPGA构建环境的自动化

FPGA有五大热点市场,65nm产品组合发挥效益

业界涌现的大量发展趋势暗示着我们已经发展到了一个关键点。例如,在通信领域,世界上很多系统和基础设备公....
的头像 电子发烧友网工程师 发表于 11-20 16:43 284次 阅读
FPGA有五大热点市场,65nm产品组合发挥效益

CM2009 VGA端口伴侣电路

信息 CM2009连接嵌入在PC中的视频图形控制器,图形适配卡或机顶盒以及VGA或DVI-I端口连接器。 CM2009为所有信号提供ESD保护,为DDC信号提供电平转换,为SYNC信号提供缓冲。视频,DDC和SYNC线路的ESD保护采用低电容电流控制二极管实现。所有ESD二极管均设计用于安全处理IEC-61000-4-2 Level 4规定的高电流尖峰(如果存在C 则为±8KV接触放电,否则为±4KV)。 DDC信号引脚的ESD保护设计用于在连接到上电的监视器时关闭器件时防止“反向电流”。为VIDEO,DDC和SYNC通道提供单独的正电源轨,以便于与低压视频控制器IC连接,从而在多电源电压环境中提供设计灵活性。两个非反相驱动器为来自视频控制器IC(SYNC1,SYNC2)的HSYNC和VSYNC信号提供缓冲。这些缓冲器接受TTL输入电平并将其转换为在地和V |之间摆动的CMOS输出电平,通常为5V。此外,每个驱动器都有一个连接到SYNC_OUT引脚的串联终端电阻(R ),省去了视频电缆HSYNC和VSYNC线路通常所需的外部终端电阻。有三个版本具有不同的RT值,允许端接通常为65Ω(CM2009-00)或15Ω(CM2009-02)。 15...
发表于 04-18 22:24 419次 阅读
CM2009 VGA端口伴侣电路

CM2006 用于监视器的VGA端口伴随电路

信息 CM2006连接VGA或DVI-I端口连接器和内部模拟或数字平板控制器逻辑。 CM2006为所有信号提供ESD保护,为DDC信号提供电平转换,为SYNC信号提供缓冲。视频,DDC和SYNC线路的ESD保护采用低电容电流控制二极管实现。所有连接器接口引脚均设计用于安全处理IEC-61000-4-2 Level 4(±8kV接触放电)规定的高电流尖峰。 DDC,SYNC和VIDEO信号引脚的ESD保护旨在防止器件在连接到上电视频源时断电时出现“反向驱动电流”。为VIDEO / SYNC信号和DDC信号提供单独的正电源轨,以便于与低压视频控制器IC和微控制器连接,从而在多电压电压环境中提供设计灵活性。两个施密特触发的非反相缓冲器重新驱动并调节来自视频连接器(SYNC1,SYNC2)的HSYNC和VSYNC信号。这些缓冲器接受符合VESA VSIS标准的TTL输入信号,并将它们转换为在地和V 之间摆动的CMOS输出电平。当DDC控制器或EDID EEPROM以低于监视器的电源电压工作时,两个N沟道MOSFET提供所需的电平转换功能。这些MOSFET的栅极端子(V )应连接到电源轨(通常为3.3V,2.5V等),为DDC控制器的收...
发表于 04-18 22:24 140次 阅读
CM2006 用于监视器的VGA端口伴随电路

KAI-0340 行间传输CCD图像传感器 VGA

40图像传感器是640(H)x 480(V)分辨率,1/3“光学格式,逐行扫描行间CCD。该图像传感器有两个版本:KAI-0340-Dual支持210全分辨率每秒帧读数,而KAI-0340-Single支持每秒110帧的读数。通过将快速水平线路转储与自定义时钟模式相结合,可以实现高达2,000 Hz(KAI-0340-Single)和3,400 Hz(KAI-0340-Dual)的帧速率。 KAI-0340专为要求苛刻的成像应用而设计,提供电子快门,峰值QE(量子效率)为55%,极低噪声和低暗电流。这些特性使该传感器具有出色的灵敏度,是机器视觉,科学,监控和其他计算机输入应用的理想选择。 特性 高灵敏度 高动态范围 低噪音架构 高帧率 电子快门 应用 智能交通系统 机器视觉 科学 电路图、引脚图和封装图...
发表于 04-18 21:08 73次 阅读
KAI-0340 行间传输CCD图像传感器 VGA

KAI-0373 行间传输CCD图像传感器 WVGA

73是一款高性能硅电荷耦合器件(CCD),专为视频图像传感和电子静态摄影而设计。该器件采用先进的真正双相,双多晶硅,NMOS CCD技术制造。 p + npn-光电探测器元件消除了图像滞后并减少了图像拖影,同时提供了抗反射保护和电子曝光控制。芯片总尺寸为9.9(H)mm x 7.7(V)mm。 KAI-0373有单色和彩色版本,都有微透镜,可以提高灵敏度。 特性 高分辨率 高灵敏度 高动态范围 低噪音架构 高帧率 更高帧率的分级功能 电子快门 应用 智能交通系统 监视 电路图、引脚图和封装图...
发表于 04-18 21:08 108次 阅读
KAI-0373 行间传输CCD图像传感器 WVGA

KAI-0330 行间传输CCD图像传感器 VGA

30图像传感器是一款高性能,低成本,逐行扫描648(H)x 484(V)(1/2“光学格式)行间CCD图像传感器,专为要求苛刻的机器视觉,监控和计算机输入成像应用。提供单输出和双输出配置,帧速率高达120 Hz,可以设计出比传统CCD图像传感器快4倍的图像捕获设备。此外,9具有微电流和抗晕染结构的μm方形像素提供高灵敏度和出色的镜面反射晕染控制。再加上电子快门的额外优势,快速清除水平线以实现更快的子区域读数,以及彩色和单色配置的可用性,传感器是挑战性成像应用的理想选择。 特性 前照明联运架构 渐进式扫描 电子快门 积分RGB颜色滤波器阵列(可选) 片上暗参考像素 低暗电流 双输出班次登记 抗污染保护 可忽略不计的滞后 低玷污 应用 机器视觉 电路图、引脚图和封装图...
发表于 04-18 21:08 77次 阅读
KAI-0330 行间传输CCD图像传感器 VGA

KAF-0402 全帧CCD图像传感器 WVGA

02图像传感器是一款高性能区域CCD(电荷耦合器件)图像传感器,具有768H x 512V光敏像素,专为各种图像传感应用而设计。 该传感器采用了真正的两相CCD技术,简化了驱动传感器所需的支持电路,并在不影响充电容量的情况下降低了暗电流。与使用标准正面照射的多晶硅电极相比,该传感器还利用透明栅极电极来提高灵敏度。 可选的微透镜通过透明栅极聚焦大部分光线,进一步增加光学响应。 应用 科学 数字化 医疗 电路图、引脚图和封装图...
发表于 04-18 21:03 129次 阅读
KAF-0402 全帧CCD图像传感器 WVGA

KAF-0261 全帧CCD图像传感器 VGA

61图像传感器是一种高性能电荷耦合器件(CCD),适用于各种图像传感应用。 该传感器采用了真正的两相CCD技术,简化了驱动传感器所需的支持电路,并在不影响充电容量的情况下降低了暗电流。与使用标准正面照射的多晶硅电极相比,该传感器还利用透明栅极电极来提高灵敏度。 可选择的片上输出放大器允许针对不同的成像需求进行优化操作:低噪声(使用高灵敏度输出时)或最大动态范围(使用低灵敏度输出时)。低暗KAF-0261的电流使该器件适用于低光成像应用,而不会牺牲充电容量。 特性 真正的两阶段全帧架构 高灵敏度的透明栅极电极 100%填充因子 低暗电流 用户可选输出允许低噪声或高动态范围操作 单读数寄存器 应用 科学 电路图、引脚图和封装图...
发表于 04-18 21:02 191次 阅读
KAF-0261 全帧CCD图像传感器 VGA

PYTHON480 CMOS图像传感器 全局快门 0.48 MP SVGA

480是一款1 / 3.6英寸SVGA CMOS图像传感器,像素阵列为800 x 600像素。 高灵敏度4.8μmx4.8μm像素支持低噪声“流水线”和“触发”全局快门读数模式。此外,全局快门模式下的相关双采样(CDS)支持可降低噪声并增加动态范围。 传感器具有片上可编程增益放大器和10位A / D转换器。可以重新配置积分时间和增益参数,而不会出现任何可见的图像伪影。可选地,片上自动曝光控制环(AEC)动态地控制这些参数。图像的黑电平可以自动校准,也可以通过添加用户可编程偏移进行调整。 使用四线串行外设接口的高级可编程性使用户能够读出特定的感兴趣区域。最多可以编程四个区域,从而实现更高的帧速率。 传感器具有1个LVDS通道,在零ROT模式下,帧速率可达每秒120帧。提供包含有效载荷信息的单独同步信道以便于在接收端进行图像重建。该器件还以降低的帧速率提供并行CMOS输出接口。 PYTHON 480采用67引脚CSP,有单色和拜耳色两种配置,可选配标准CRA和宽CRA。 特性 优势 全球具有相关双采样的快门技术 能够捕获没有具有单位数噪声性能的伪影的移动物体 SVGA分辨率为120 fps 小尺寸的高SVG...
发表于 04-18 19:00 252次 阅读
PYTHON480 CMOS图像传感器 全局快门 0.48 MP SVGA

HMC795 集成VGA的SiGe宽带直接正交调制器,采用SMT封装,50 - 2800 MHz

和特点 高线性度OIP3: +25 dBm 高输出功率:+10 dBm输出P1dB 高载波抑制: 55 dBc 高边带抑制: 53 dBc 读/写串行端口接口(SPI) SSPI和6位并行端口可编程32 dB增益控制 DC至440 MHz基带输入 32引脚5x5mm SMT封装: 25mm²产品详情 HMC795LP5E是一款可变增益直接正交调制器,适用于50 - 2800 MHz的数字调制应用,包括: 蜂窝/3G、宽带无线接入和ISM电路。 该调制器采用5x5mm (LP5) SMT QFN封装,具有很高的集成度、极低的载波馈通,是更为复杂的双上变频架构的低成本替代解决方案。 LO需-9至+3 dBm,可用差分或单端方式驱动。 基带输入支持DC至440 MHz的调制输入。 差分RF输出端口由6位数字控制可变增益放大器驱动,标称提供高达32 dB、线性度极高的增益控制,步长为0.5 dB。 该器件可在VGA动态范围内保持低载波抑制。 增益控制接口支持三线式串行输入或6位并行字。 此外,增益控制可通过SPI调节查找表进行修改,从而以低至0.1 dB的步长控制增益,并缩小范围,或者调节单个增益步长来实现系统线性度。 Applications UMTS、GSM或CDMA基站 固定无线或WLL ISM收发器,900和2400 M...
发表于 02-22 15:26 39次 阅读
HMC795 集成VGA的SiGe宽带直接正交调制器,采用SMT封装,50 - 2800 MHz

LT5546 具 17MHz 基带带宽的 40MHz 至 500MHz VGA 和 I/Q 解调器

和特点 17MHz I/Q 低通输出噪声滤波器 1.8V 至 5.25V 的宽电源电压范围 频率范围:40MHz 至 500MHz THD < 0.14% (–57dBc) (在 800mVP-P 差分输出电平) IF 过载检测器 对数线性增益控制范围:–7dB 至 56dB 基带 I/Q 幅度不平衡:0.2dB 基带 I/Q 相位不平衡:0.6° 7.8dB 噪声指数 (在最大增益) 输入 IP3 (在低增益):–1dBm 低电源电流:24mA 在整个增益控制范围内具有低延迟移位:2ps/dB 在待用模式中输出偏压上升 具裸露衬垫的 16 引脚 4mm x 4mm QFN 封装 产品详情 LT®5546 是一款具可变增益放大器 (VGA) 和 17MHz I/Q 基带带宽的 40MHz 至 500MHz 单片式、集成化正交解调器,其专为低电压运行而设计。它支持采用线性调制格式的标准。该芯片包括一个 VGA、正交下变频混频器和 17MHz 低通噪声滤波器 (LPF)。LO 端口由一个一比二分频级和 LO 缓冲器构成。这款 IC 提供了用于实现 IF 下变频至 I 和 Q 基带信号的所有单元式部件,以及一个 1.8V 至 5.25V 的单电源电压。VGA 增益与控制输入电压具有一种对数线性关系。位于混频器输出端上的硬性限幅器缩短了从信号过载状态的恢复时间。低通滤...
发表于 02-22 15:25 83次 阅读
LT5546 具 17MHz 基带带宽的 40MHz 至 500MHz VGA 和 I/Q 解调器

LT5506 具 VGA 的 40MHz 至 500MHz 正交解调器

和特点 1.8V 至 5.25V 的宽范围电源 频率范围:40MHz 至 500MHz –4dB 至 59dB 可变功率增益 THD < 0.12% (–58dBc) (在 800mVP-P 差分输出电平) 8.8MHz I/Q 低通输出噪声滤波器 IF 过载检测器 基带 I/Q 幅度不平衡:0.2dB 基带 I/Q 相位不平衡:0.6° 6.8dB 噪声指数 (在最大增益) 输入 IP3 (在低增益):–0.5dBm 低电源电流:27mA 在整个增益控制范围内具有低延迟移位:2ps/dB 在待用模式中输出偏压上升 具裸露衬垫的 16 引脚 4mm x 4mm QFN 封装 产品详情 LT®5506 是一款具可变增益放大器 (VGA) 的 40MHz 至 500MHz 单片式、集成化正交解调器,其专为低电压运行而设计。它支持采用线性调制格式的标准。该芯片包括一个 VGA、正交下变频混频器和低通滤波器。LO 端口由一个一比二分频级和 LO 缓冲器构成。这款 IC 提供了用于实现 IF 下变频至 I 和 Q 基带信号的所有单元式部件,以及一个 1.8V 至 5.25V 的单电源电压。VGA 增益与控制输入电压具有一种对数线性关系。位于混频器输出端上的硬性限幅器缩短了从信号过载状态的恢复时间。低通滤波器降低了带外噪声和杂散频率分量。噪声滤波器的截止频率约为...
发表于 02-22 15:24 64次 阅读
LT5506 具 VGA 的 40MHz 至 500MHz 正交解调器

ADSP-BF608 最高500 MHZ的BLACKFIN对称多处理器,采用支持VGA视频分析的硬件

和特点 2个Blackfin内核,性能达500 MHz/1000 MMAC(总计2000 MMAC),适合严苛的信号处理应用。 552 K字节的片内SRAM,包括每个内核148 kB的L1 SRAM,支持奇偶校验,以及支持ECC的256 kB共享L2 SRAM。 流水线视觉处理器(PVP),支持VGA。 像素合成器。 全集成式DMA控制器,支持与所有片内和片外存储器和外设进行DMA传输。 3个增强型并行外设接口(ePPI),支持最高24位的数据宽度、ITU-R BT.656模式,可直接连接TFT LCD面板、并行转换器、视频编码器和解码器、图像传感器以及其他通用外设。 3个同步串行端口(SPORT),支持I2S、包装I2S、左对齐采样对和TDM模式。 USB 2.0 HS OTG。 移动存储器接口(RSI)。 2个10/100以太网MAC,支持IEEE 1588。 控制器区域网络(CAN)接口。 4个链路端口,支持8位宽DMA数据传输。 2个看门狗定时器和8个定时器/计数器,支持PWM。 CRC引擎。 2个SPI兼容端口,支持主机和从机模式。 2个UART和2个双线式接口。 2个16位脉冲宽度调制(PWM)通道。 19x19 mm CSP BGA封装。 提供商用、工业和汽车应用温度范围。产品详情 ADSP...
发表于 02-22 14:52 95次 阅读
ADSP-BF608 最高500 MHZ的BLACKFIN对称多处理器,采用支持VGA视频分析的硬件

AD9278 八通道LNA/VGA/AAF/ADC与CW I/Q解调器

和特点 8通道LNA、VGA、AAF、ADC与I/Q解调器 低功耗:每通道88 mW(TGC模式,40 MSPS);每通道32 mW(CW模式) 10 mm × 10 mm、144-ball CSP-BGA封装 TGC通道折合到输入端噪声:1.3 nV/√Hz,最大增益 灵活的省电模式 可从低功耗待机模式快速恢复:<2 μs 过载恢复:<10 ns低噪声前置放大器(LNA) 等效输入端噪声:1.25 nV/√Hz,增益= 21.3 dB 可编程增益:15.6 dB/17.9 dB/21.3 dB 0.1 dB压缩:1000 mV p-p/750 mV p-p/450 mV p-p 双模式有源输入阻抗匹配 带宽(BW):>50 MHz可变增益放大器(VGA) 衰减器范围:-45 dB至0 dB 后置放大器增益(PGA):21 dB/24 dB/27 dB/30 dB 线性dB增益控制抗混叠滤波器(AAF) 可编程二阶LPF范围:8 MHz至18 MHz 可编程HPF模数转换器(ADC) 信噪比(SNR):70 dB(12位,最高65 MSPS) 串行LVDS(ANSI-644,低功耗/减少信号)CW模式I/Q解调器 独立可编程相位旋转 每通道输出动态范围:>158 dBc/√Hz 折合到输出端信噪比:153 dBc/√Hz,1 kHz偏移,−3 dBFS产品详情 AD9278针对低成本、低功耗、小尺寸及易于使用...
发表于 02-22 12:52 132次 阅读
AD9278 八通道LNA/VGA/AAF/ADC与CW I/Q解调器

AD9271 八通道LNA/VGA/AAF/ADC与交叉点开关

和特点 八通道LNA、VGA、AAF与ADC 低噪声前置放大器(LNA) 折合到输入端噪声 = 1.1 nV/√Hz @ 5 MHz(典型值), 增益 = 18 dB SPI可编程增益 = 14 dB/15.6 dB/18 dB 单端输入;VIN最大值 = 400 mV p-p/ 333 mV p-p/250 mV p-p 双模式有源输入阻抗匹配带宽(BW) > 70 MHz 满量程(FS)输出= 2 V p-p差分电压 可变增益放大器(VGA) 增益范围 = -6 dB~+24 dB 以dB为线性的增益控制 抗混叠滤波器(AAF) 三阶巴沃斯特(Butterworth)截止频率编程范围是8 MHz~18 MHz 欲了解更多信息,请参考数据手册产品详情 AD9271针对低成本、低功耗、小尺寸及易于使用的应用而设计。它集成了八通道的可变增益放大器(VGA)、低噪声前置放大器(LNA)、抗混叠滤波器(AAF)和10 MSPS~50 MSPS的12-bit模数转换器(ADC)。每个通道都具有30 dB的可变增益范围、完全差分信号链路、有源输入前置放大器终端、最大增益40dB以及转换速率高达50MSPS的ADC。这些通道专门针对动态范围与低功耗而优化,适合于对封装尺寸有很高要求的应用。LNA具有单端-差分增益,能通过SPI进行选择。增益为15.6 dB时,LN...
发表于 02-22 12:51 98次 阅读
AD9271 八通道LNA/VGA/AAF/ADC与交叉点开关

AD9273 八通道LNA/VGA/AAF/ADC与交叉点开关

和特点 八通道LNA、VGA、AAF与ADC 低噪声前置放大器(LNA) - 欲了解更多信息,请参考数据手册 可变增益放大器(VGA) - 欲了解更多信息,请参考数据手册 抗混叠滤波器(AAF) - 欲了解更多信息,请参考数据手册 模数转换器(ADC) - 欲了解更多信息,请参考数据手册 包括一个8 × 8差分交叉点开关,以支持连续波(CW)多普勒模式 低功耗,在12 bits/40 MSPS (TGC)时,每通道功耗为100 mW 连续波多普勒模式下,每通道功耗为70 mW 灵活的省电模式 过载恢复时间:<10 ns 欲了解更多特性,请参考数据手册产品详情 AD9273针对低成本、低功耗、小尺寸及易于使用的应用而设计。它集成了八通道的可变增益放大器(VGA)、低噪声前置放大器(LNA)、抗混叠滤波器(AAF)和10 MSPS~50 MSPS的12-bit模数转换器(ADC)。每个通道都具有42 dB的可变增益范围、完全差分信号链路、有源输入前置放大器终端、最大增益52dB以及转换速率高达50 MSPS的ADC。通道专门针对动态范围与低功耗而优化,适合于对封装尺寸有很高要求的应用。LNA具有单端-差分增益,能通过SPI进行选择。增益为21.6 dB时,LNA输入噪声...
发表于 02-22 12:51 126次 阅读
AD9273 八通道LNA/VGA/AAF/ADC与交叉点开关

AD9279 八通道LNA/VGA/AAF/ADC与CW I/Q解调器

和特点 8通道LNA、VGA、AAF、ADC与I/Q解调器 低功耗:每通道141 mW(TGC模式,40 MSPS);每通道60 mW(CW模式) 10 mm × 10 mm、144-ball CSP-BGA封装 TGC通道折合到输入端噪声:0.8 nV/√Hz,最大增益 灵活的省电模式 可从低功耗待机模式快速恢复:<2us 过载恢复:<10 ns低噪声前置放大器(LNA) 等效输入端噪声:0.75 nV/√Hz,增益= 21.3 dB 可编程增益:15.6 dB/17.9 dB/21.3 dB 0.1 dB 压缩:1000 mV p-p/750 mV p-p/450 mV p-p 双模式有源输入阻抗匹配 带宽(BW):>100 MHz可变增益放大器(VGA) 衰减器范围:-45 dB至0 dB 后置放大器增益(PGA):21 dB/24 dB/27 dB/30 dB 线性dB增益控制抗混叠滤波器(AAF) 可编程二阶LPF范围:8 MHz至18 MHz 可编程HPF模数转换器(ADC) 信噪比(SNR):70 dB(12位,最高80 MSPS) 串行LVDS(ANSI-644,低功耗/减少信号)CW模式I/Q解调器 独立可编程相位旋转 每通道输出动态范围:>160 dBc/√Hz 折合到输出端信噪比:155 dBc/√Hz,1 kHz偏移,-3dBFS产品详情 AD9279支持医疗超声和汽车雷达应用,专门针对...
发表于 02-22 12:51 183次 阅读
AD9279 八通道LNA/VGA/AAF/ADC与CW I/Q解调器

AD9276 八通道LNA/VGA/AAF/ADC和CW I&amp;Q解调器

和特点 8个带LNA、VGA、AAF、ADC和I&Q解调器的通道低噪声前置放大器(LNA)——欲了解更多信息,请查看数据手册。可变增益放大器(VGA)衰减器范围=-42dB到0dB后置放大增益=21dB/24dB/27dB/30dBdB线性增益控制抗混叠滤波器(AAF)可编程的2阶LPF(低通滤波器),截止频率范围为8MHz到18MHz可编程HPF(高通滤波器)模数转换器(ADC)——欲了解更多信息,请查看数据手册。CW模式I&Q解调器独立的可编程相位旋转输出动态范围每通道>160dBc/√Hz低功耗,当以12位/40MSPS(TGC)采样时,每通道功耗为195mW在CW多普勒模式,每通道功耗为90mW灵活的关断模式过载恢复时间<10 ns从低功耗待机模式快速恢复,<2 μs100引脚TQFP-EP封装 产品详情 AD9276具有低成本、低功耗、小尺寸、易于使用等优点。它内置8个通道,每通道包含一个低噪声前置放大器(LNA)的可变增益放大器(VGA)、一个抗混叠滤波器(AAF)、一个12位采样速率为10MSPS至80MSPS的模数转换器(ADC)和一个相位旋转可编程的I&Q解调器。各通道的主要特性包括:可变增益范围42dB、全差分信号路径、有源输入前置放大器端接、最...
发表于 02-22 12:51 104次 阅读
AD9276 八通道LNA/VGA/AAF/ADC和CW I&amp;Q解调器

AD9277 八通道LNA/VGA/AAF/14位ADC与CW I/Q解调器

和特点 八通道LNA、VGA、AAF、ADC与I/Q解调器低噪声前置放大器(LNA) - 欲了解更多信息,请参考数据手册。可变增益放大器(VGA)衰减器范围:−42 dB至0 dB后置放大器增益:21 dB/24 dB/27 dB/30 dB线性dB增益控制抗混叠滤波器(AAF)可编程二阶LPF范围:8 MHz至18 MHz可编程HPF模数转换器(ADC) - 欲了解更多信息,请参考数据手册。CW模式I/Q解调器独立可编程相位旋转每个通道的输出动态范围:>160 dBFS/√Hz低功耗:在14位/50 MSPS (TGC)时,每个通道为207 mW;在CW多普勒模式下,每个通道为94 mW灵活的省电模式过载恢复时间:<10 ns可从低功耗待机模式快速恢复:<2 μs100引脚TQFP_EP封装 产品详情 AD9277针对低成本、低功耗、小尺寸及易于使用的应用而设计。它内置八通道的可变增益放大器(VGA)、低噪声前置放大器(LNA)、抗混叠滤波器(AAF)、14位10 MSPS至50 MSPS模数转换器(ADC)以及具有可编程相位旋转的I/Q解调器。每个通道均具有42 dB的可变增益范围、完全差分信号路径、有源输入前置放大器终端、最大52 dB的增益以及转换速率高达50 MSPS的ADC。通道专门...
发表于 02-22 12:51 175次 阅读
AD9277 八通道LNA/VGA/AAF/14位ADC与CW I/Q解调器

AD9272 八通道LNA/VGA/AAF/ADC与交叉点开关

和特点 八通道LNA、VGA、AAF与ADC 低噪声前置放大器(LNA) - 欲了解更多信息,请参考数据手册 可变增益放大器(VGA) - 欲了解更多信息,请参考数据手册 抗混叠滤波器(AAF) - 欲了解更多信息,请参考数据手册 模数转换器(ADC)- 欲了解更多信息,请参考数据手册 包括一个8 × 8差分交叉点开关,以支持连续波(CW)多普勒模式 低功耗,在12位/40 MSPS (TGC)时,每通道功耗为195 mW 欲了解更多特性,请参考数据手册产品详情 AD9272针对低成本、低功耗、小尺寸及易于使用的应用而设计。它集成了八通道的可变增益放大器(VGA)、低噪声前置放大器(LNA)、抗混叠滤波器(AAF)和10 MSPS~80 MSPS的12-bit模数转换器(ADC)。每个通道都具有42 dB的可变增益范围、完全差分信号链路、有源输入前置放大器终端、最大增益52dB以及转换速率高达80MSPS的ADC。这些通道专门针对动态范围与低功耗而优化,适合于对封装尺寸有很高要求的应用。LNA具有单端-差分增益,能通过SPI进行选择。增益为21.6 dB时,LNA输入噪声典型值为0.75 nV/√Hz,在最大增益下,所有通道的折合到输入端噪声为0.85 nV/√Hz。...
发表于 02-22 12:50 126次 阅读
AD9272 八通道LNA/VGA/AAF/ADC与交叉点开关

AD8330 低成本、DC至150 MHz可变增益放大器

和特点 完全差分信号通路,也可使用单端信号 输入范围为0.3 mV至1 V均方根值,轨到轨输出 差分输入阻抗RIN = 1 kΩ;输出阻抗ROUT(每个输出),75 Ω 自动失调补偿(可选) 线性dB和线性幅度增益模式 0 dB至50 dB,0 V < VDBS< 1.5 V (30 mV/dB) 反向增益模式:50 dB至0 dB (-30 mV/dB) 标称增益:x0.03至x10(15 mV< VMAG < 5 V) 恒定带宽:150 MHz(全部增益) 低噪声:5 nV/√Hz(典型值,最大增益时) 低失真:≤-62 dBc(典型值) 低功耗:20 mA(典型值,VS = 2.7 V - 6 V) 提供节省空间的3 mm x 3 mm LFCSP封装 产品详情 AD8330是一款DC至150 MHz宽带宽可变增益放大器,适合要求完全差分信号通路、低噪声、精确定义增益和适度低失真的应用。输入引脚也可以采用单端源驱动。峰值差分输入为±2 V,允许1 V 均方根(rms)正弦波以宽裕的动态余量工作。输出引脚基本上以轨到轨方式驱动单端负载。差分输出电阻为150 Ω。输出摆幅是作用于VMAG引脚电压的线性函数,该电压的内部默认设置为0.5 V,提供±2 V峰值输出。峰值输出可以提高至10 V p-p,主要受电源电压的限制。基本增益函数为线性dB,受引脚...
发表于 02-15 18:41 376次 阅读
AD8330 低成本、DC至150 MHz可变增益放大器