0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

自制RISC-V源码与设计流程案例分析

454398 来源:PYNQ开源社区 作者:PYNQ开源社区 2020-11-08 10:05 次阅读

Overlay 简介

RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成,并提供了完整的RISC-V源码与设计流程,得益于PYNQ软件框架,其支持在Jupyter Notebook对RISC-V进行编译、调试与验证,即可以在Jupyter Notebook上编写一段C/C++/RISC-V汇编程序,将编译后的二进制文件放到picoRV32上运行。

以下两张图是本Overlay的系统框图,其中picoRV32是一个开源的RISC-V核,它具有占用资源少的特点,并且它自带AXI接口,可以方便地使用Xilinx提供的各种基于AXI总线的IP。本项目有两个工程,它们的区别主要是picoRV32接的RAM:上图只使用BRAM,而下图同时使用到了BRAM和外部DRAM

快速开始

- 环境需求PYNQ V2.4。

- 在PS端,我们需要编译安装RISC-V工具链和对应的库。

Github内的项目文件Clone到本地。

git clone

https://github.com/Siudya/RISC-V-On-PYNQ.git /home/xilinx/ RISC-V-On-PYNQ

在RISC-V-On-PYNQ/notebooks/tutorial中有5个Notebook,包含了Overlay完整的部署流程。

鉴于从零开始部署的时间会较长,所以我们也提供了完整的镜像文件,直接烧录到SD卡就可以运行(注:提供的ext4分区剩余容量较小,请用户根据需要自行调整)。

在OpenHW的远程PYNQ实验平台上也已经为大家安装好了环境,可以直接使用。

示例Notebook

装好Overlay后,打开RISC-V-Examples/PicoRV32 Processor Mixed-Memory Processor Demo.ipynb,这是使用DRAM和BRAM混合储存器的示例工程。实际上代码与使用只BRAM的工程类似,只不过使用了不同的bit文件。

开始时下载bit文件,在这个过程中所有驱动都会注册完成。

可以用help函数查看Overlay和processor的有关信息,可以看到,这里的Overlay和processor使用了本项目设计的驱动,这说明驱动注册成功了。

在Notebook中包含了一段C程序,作用是返回一个数组的第二个元素。可以看到我们使用了python magics来声明并编译一段C程序,这和PYNQ本身对Microblaze核的编程方法类似。然后调用processor的run方法将程序装载进RAM中来运行picoRV32。

我们也可以调用BRAM controller的mmio来看看内存的情况。在这之后也有使用C++和汇编程序的例子,这里不作赘述,读者通过执行Jupyter Notebook中的代码来体验。

Overlay详解

- PS与PL功能划分

PS部分主要是用Python通过PYNQ框架控制PL中各IP的运行。

PL部分则例化一个pcioRV32核和和BRAM。

- Vivado工程block design介绍

具体硬件设计是这样的:

上图是项目的总体布局,下图是processor展开后的内容。

其中BRAM是一个双口RAM,它两端连接的是PS和picoRV32。另外,可以看到PS的GPIO连接的是processor的复位端,当二进制程序装入BRAM后,复位picoRV32,使它运行程序。picoRV32运行结束后,会触发一个中断。利用这个设计,可以例化许多RISC-V核心,并让其运行独立的程序,实现一个灵活可配置的众核处理器,事实上已经有用这种方法实现了例化超过一千个RISC-V核的项目。

在Processor内部,picoRV32通过AXI总线来访问其他IP,可以使用AXI总线来给它增加各种各样不同的外设。在这里,本项目只是添加了另一个内存(通过PS的HP AXI 0接口访问内存控制器)。

另外,这里的picoRV32核心的运行频率可以通过利用AXI总线配置时钟资源来调整。

注意:RISC-V核的hierarchy名字必须为processor,并且processor中的复位模块必须为rscvReset。如果改动这些名字,必须修改对应的驱动源文件,否则不能正确加载驱动。

Overlay API介绍

在此工程中,通过riscvc、riscvcpp和riscvasm这三个python magics来编译一段程序。例如:%%riscvcpp test_cpp overlay.processor。其中test_cpp是程序的名字,overlay.processor是想要写入的RISCV核hierarchy的名字。然后在本cell中编写代码,运行后将调用前面安装的RISC-V的工具链编译。

编译成功后,利用processor的run方法运行程序。例如:overlay.processor.run(test_cpp, test_cpp_arg)。其中test_cpp是程序名字,test_cpp_arg是参数数组,它兼容numpy的类型。

对于更详细的解释,可以参看前面的tutorial中5个notebook和项目中的.py源文件。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Xilinx
    +关注

    关注

    70

    文章

    2110

    浏览量

    119194
  • AXI
    AXI
    +关注

    关注

    1

    文章

    125

    浏览量

    16217
  • 内存控制器
    +关注

    关注

    0

    文章

    31

    浏览量

    8794
  • RISC-V
    +关注

    关注

    41

    文章

    1840

    浏览量

    44965
收藏 人收藏

    评论

    相关推荐

    RISC-V 基础学习:RISC-V 基础介绍

    文章来源于漫谈嵌入式 ,作者Vinson 在谈到 RISC-V 之前,我们先梳理几个概念 1. 芯片 芯片 是所有半导体元器件的统称,它是把一定数量的常用电子元件(如电阻,电容,晶体管等
    发表于 03-12 10:25

    RISC-V的迷人之处

    有45天的公开审查流程,如果有利益相关者预见到问题,他们可以提供反馈(或不提供反馈)。他说:“这并不会减少。” 但是,所需的文件更少,而概念证明的门槛更低。 整个过程也没有改变。所有RISC-V扩展
    发表于 02-12 20:58

    什么是RISC-V

    siFive搞RISC-V 赛昉搞RISC-V 香山搞RISC-V 到底什么是RISC-V? 先不问有什么用,RISC-V目前的能力来说,工
    发表于 02-02 10:41

    RISC-V开放架构设计之道|阅读体验】RISC-V基础整数指令集

    第2章 RV32I:RISC-V基础整数指令集 本章重点讲解构成RISC-V基础整数指令集的基本指令和指令格式。主要包含寄存器间操作的R型,用于短立即数和取数操作的I型,用于存数操作的S型,用于条件
    发表于 01-31 21:10

    RISC-V开放架构设计之道|阅读体验】 RISC-V设计必备之案头小册

    有幸参加发烧友电子的论坛评测,这两天收到了这本需要评测的书籍《RISC-V开放架构设计之道》,全书简单讲了RISC-V指令集中目前已经完善的几个指令集部分,并展望了未来可能会在指令集
    发表于 01-22 16:24

    设计一个risc-v芯片流程是什么?

    我非常想了解如果想设计一个类似risc-v的处理器,整个开发流程是怎样的?
    发表于 12-09 18:39

    RISC-V 的未来在中国吗

    2023 年 RISC-V 中国峰会上,倪光南院士表示,“RISC-V 的未来在中国,而中国半导体芯片产业也需要 RISC-V,开源的 RISC-V 已成为中国业界最受欢迎的芯片架构”
    发表于 08-26 14:16

    2023 RISC-V中国峰会:RISC-V深圳技术分享会(同期会议)

    本届峰会将以“RISC-V生态共建”为主题,结合当下全球新形势,把握全球新时机,呈现RISC-V全球新观点、新趋势。 由电子发烧友主办的RISC-V技术分享会(深圳站)将于8月26日在深圳举办
    发表于 08-15 17:27

    RISC-V,正在摆脱低端

    生态、灵活性和高度可定制性,RISC-V正在成为搭建计算生态的一种新选择。 去年7月,RISC-V基金会就指出RISC-V架构芯片出货量已突破100亿颗,仅用12年就走完了传统架构30年的发展历程,预计
    发表于 05-30 14:11

    关于RISC-V的几个疑问?

    请教各位前辈,最近貌似RISC-V比较热门,那么RISC-V是什么时候出现的?应该不会很久吧?RISC-V的指令集有多少条呢?
    发表于 04-14 21:46

    RISC-V 发展

    RISC-V 发展2015年成立了RISC-V基金会,这是个非营利性组织,主要为了维护和发展RISC-V。目前RISC-V的IP供应商大部分是国内的厂商,例如sifive、阿里平头哥、
    发表于 04-14 10:18

    FreeRTOS与RISC-V——适用于RISC-V的FreeRTOS概述

    1.1简介FreeRTOS中面向RISC-V的接口是易于拓展的,其提供了一系列基本的接口,用于操作适用于所有RISC-V实现中的通用寄存器,以及一系列的宏来处理特定的硬件实现中涉及到的特性以及拓展
    发表于 04-09 09:26

    赛昉科技成立RISC-V Multimedia SIG,推动openKylin on RISC-V生态发展

    2023年3月,经openKylin社区技术委员会审议通过,RISC-V Multimedia SIG正式成立。RISC-V Multimedia SIG由openKylin社区成员单位广东赛昉
    发表于 04-03 18:33

    RISC-V架构

      RISC-V架构  RISC-V(发音为“risk-five”)是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。  与大多数指令集相比,RISC-V指令集可以自由地
    发表于 04-03 15:29

    risc-v是什么意思

      risc-v是什么意思  RISC-V是一种指令集  RISC-V,一般被念做:risk five。V,即罗马数字5。该指令集是RISC
    发表于 03-30 16:40