侵权投诉

PCB设计3个技巧,轻松降低降压电路中的EMI

PCB设计 2020-09-08 16:58 次阅读

电磁干扰(EMI)在汽车电源产品中一直是一个挑战。随着轻度混合动力电动汽车(MHEV)解决方案的兴起,系统中的许多电子电路将电池电压从12V转换为48V,从而使EMI更具挑战性。

大多数设计汽车电路的工程师都知道如何通过滤波器设计,布局指南和众多管理功能(例如扩频和倒装芯片封装)来降低EMI。但是,鲜为人知的信息是一些技巧,这些技巧可以帮助大幅降低降压转换器的EMI,而无需重新设计电路板。这些技巧可能是10分钟EMI测试通过或电路板重新设计的转折点。

通过参考以下三个简单的EMI技巧,避免不必要的印刷电路板PCB制造风险。

1.jpg

1:降压电路的电路原理图(左)和波形(右)

技巧1:旋转功率电感器

在降压转换器中,使用带有电感器和电容器的滤波器将开关波形(开关节点:V SW)转换为直流波形(输出电压:V OUT)。图1是降压电路的示意电路图。

如图1所示,电感器端子之一连接到V SW,这会引起EMI噪声。该节点上的电压是一个具有快速边沿的方波,从0V摆动到电池电压。在某些MHEV设计中,最高可达到48V。另一个端子连接到V OUT,并且相对于EMI在电气上安静,接近DC。正确的PCB布局技术要求将开关节点的表面积最小化,以减少与接地层的电容耦合。否则,会产生大量的共模噪声,从而导致不良的EMI性能。相同的电容耦合缓解可以应用于电感器。EMI性能将根据电感器的结构和方向而变化。

如图2所示,功率电感器基本上只是一根缠绕在芯材上的导线。您可以从上到下缠绕一层,也可以将绕组缠绕成多层。但是,此分析中重要的是,电感器的两个端子永远不会完全对称。只需将电感器旋转180度,即可交换连接到高噪声开关节点的电感器端子。这将产生不同的EMI结果。

2.jpg

2:电感器结构示意图。单层(左)和多层(右)

通过将一个有噪声的开关节点连接到底部绕组开始的端子(图2,L1的端子B),可以减少单层电感器中的电容耦合。绕组的底部实际上更靠近电路板,因此,与连接到绕组顶部的端子相比,电路板上的GND平面提供的屏蔽更多。为了减少多层电感器的电容耦合,请将噪声开关节点从内层连接到绕组开始的端子(图2,L2的端子D)。那样,线圈的高噪声部分被绕组外部的线圈的低噪声V OUT部分有效地屏蔽。

在原理图(图1中的L)上显示为点的端子通常表示线圈内部绕组的起始位置。这是应连接到开关节点以降低EMI的端子。并非所有厂商,也不是所有电感器都使用这种针对性的方法。但是,如果仅将电感器旋转180度,就可以看到结果是否有所改善。

华秋DFM

验证结果

使用同步整流器LMR33630-Q1(Texas Instruments)在13.5V IN,5V OUT,3A OUT,400kHz两层板上旋转电感器,可使FM频段提高8dBμV。做完了 平均检测结果从108 MHz时的15dBμV(比国际无线电干扰委员会[CISPR]的25%5级限值低3dBμV)提高到7dBμV(比CISPR 25 5级限值低11dBμV)。

技巧2:卸下EMI滤波器电源端子上的电容器

EMI滤波器通常由电感器和铁氧体磁珠组成,有时使用共模扼流圈,如图3所示。在这三个部分之前和之后以及每个部分之间放置电容器。通常,在滤波器的第一部分中放置一个小型高频陶瓷电容器,并将其连接到距离降压电路最远的电源端子(图3,CHF1)。这个想法很简单,增加一个电容器可以减少电源端子上产生的纹波。这通常会降低差模EMI,但可能无助于改善EMI性能。

如图3所示,CHF1(最左边的电容器)由于连接电池和电容器(电池到J1)的线束的物理特性所引起的寄生电感而与电池的+ 12V和GND(IN +和IN-)分开。提供低电阻路径。具有电感和电容的低电阻路径会以与电感和电容乘积的平方根成反比的角频率谐振。0.1μF电容器在108MHz(FM频带的上限,在EMI测试期间称为难以通过的频率)谐振时所需的电感仅为0.022nH。

3.jpg

3:电路图示例,显示了EMI滤波器和降压转换器“ LMR33630-Q1”

根据所选的电容器和布局,简单地移除电容器可以提供一些改进。

验证结果

作为去除图3中的 CHF1的结果,在FM波段的平均值检测中观察到了3dBμV到5dBμV的提高。在某些情况下,电容器可以工作,但是去掉电容器通常可以改善高频下的结果。

技巧3:更改负载电阻的布置

EMI测试中,电源电路在标准输入电压和最大输出电流下工作。该测试需要一个负载以使转换器在此输出功率下运行,通常是电阻性的“虚拟”负载(请参见图1中的 R LOAD)。所使用的负载类型(绕组电阻,非电感电阻等),所使用的散热器(较大的散热器用作电容耦合的天线,但如果散热器太小,则电阻会过热并在测试结束前损坏。电位和屏蔽处理(接地屏蔽可减少电容耦合,但会产生热量并增加所需的负载/散热器尺寸)。

4.jpg

1(重新发布):降压电路的电路原理图(左)和波形(右)

负载电阻的另一个考虑因素是如何将负载电阻连接到输出的重要方面。这些技巧类似于“技巧2”。仅使用陶瓷电容器的输出会与输出电容器到负载连接的寄生电感产生谐振。在几乎没有阻尼的情况下,这种共振可以防止EMI测试通过。防止这种谐振成为EMI的主要来源的最简单方法是将负载直接焊接到陶瓷输出电容器,从而最大程度地减少寄生电感并降低谐振,或者该区域移至较高频率。无论如何,都知道谐振是否引起EMI。

验证结果

将负载从VOUT引脚直接移至一块板上的输出电容器的结果是,FM频带中的平均值检测结果提高了10dBμV。换句话说,结果从22dBμV(比限制高4dBμV)提高到12dBμV(比限制低6dBμV)。

结论

降低EMI的方法是科学技术方法。关于EMI相关最佳实践的文章,应用笔记和培训材料很多。从一开始就尽力通过测试也很重要,但是不能保证相关PCB能始终通过第一项测试。这就是为什么在不对设计进行重大更改的情况下提高EMI的策略很重要的原因。本文中介绍的技巧将花费很长时间来实施,但利用这些技巧可以改善EMI并通过测试。

收藏 人收藏
分享:

评论

相关推荐

【Altium小课专题 第024篇】创建管脚时如何批量放置管脚

绘制多管脚原理图封装的时候可以进项批量放置管脚功能来进行绘制。1)执行快捷键命令“PP”放置一个管脚,对放置的管脚,执行...
发表于 04-21 10:05 0次 阅读
【Altium小课专题 第024篇】创建管脚时如何批量放置管脚

请问有哪些措施可以对PCB设计中的热干扰进行抑制?

请问有哪些措施可以对热干扰进行抑制?
发表于 04-21 07:13 0次 阅读
请问有哪些措施可以对PCB设计中的热干扰进行抑制?

请问实现PCB高效自动布线的设计技巧和要点有哪些?

实现PCB高效自动布线的设计技巧和要点有哪些?...
发表于 04-21 07:02 0次 阅读
请问实现PCB高效自动布线的设计技巧和要点有哪些?

请问一下PCB设计需怎样自查?

请问一下PCB设计需怎样自查?
发表于 04-21 06:49 0次 阅读
请问一下PCB设计需怎样自查?

请问PCB中过孔设计有什么注意事项?

PCB中过孔设计有什么注意事项?
发表于 04-21 06:44 0次 阅读
请问PCB中过孔设计有什么注意事项?

请问如何去避免PCB设计限制D类放大器的性能?

请问如何去避免PCB设计限制D类放大器的性能?...
发表于 04-21 06:25 0次 阅读
请问如何去避免PCB设计限制D类放大器的性能?

请问一下适合PCB设计焊接的方法有哪些?

请问一下适合PCB设计焊接的方法?
发表于 04-21 06:24 0次 阅读
请问一下适合PCB设计焊接的方法有哪些?

PCB设计时考虑的内容有哪些?

PCB设计的可制造性分为哪几类? PCB设计时考虑的内容有哪些?...
发表于 04-21 06:16 0次 阅读
PCB设计时考虑的内容有哪些?

请问PCB设计特殊元件如何布局?

PCB设计特殊元件如何布局?
发表于 04-21 06:14 0次 阅读
请问PCB设计特殊元件如何布局?

新手须知有关PCB设计的基本概念

什么是过孔(Via)? 焊盘( Pad)是什么意思? 网格状填充区(External Plane )和填充区(Fill)有什么不同? ...
发表于 04-21 06:12 0次 阅读
新手须知有关PCB设计的基本概念

必看!PCB大神总结5大设计经验

PCB就好比电子电路的骨架和神经脉络,在电子工程项目中起着举足轻重的作用,但很多人对PCB设计并不了....
发表于 04-10 06:10 32次 阅读
必看!PCB大神总结5大设计经验

优秀只是及格线——世健推出增强版超宽温度范围、高精度皮安计模块

基于ADI的JFET放大器AD549芯片方案在微弱电流采样的前端扮演着主力中坚的角色,在仪器仪表行业....
发表于 04-08 11:06 881次 阅读
优秀只是及格线——世健推出增强版超宽温度范围、高精度皮安计模块

优秀的PCB工程师应该具备以下知识架构

PCB设计是电子产品设计中非常重要的一个环节,它是电子产品的重要载体。
发表于 04-04 15:09 488次 阅读
优秀的PCB工程师应该具备以下知识架构

PCB项目的整体流程和关键点

设计者在开始PCB项目之前,要清楚整个项目从开始到结束的整体流程,以及项目在运行过程中需要特别关注的....
发表于 04-04 14:48 353次 阅读
PCB项目的整体流程和关键点

PCB板在波峰焊后为什么会出现连锡?又如何避免?

PCB设计完成后就万事大吉了?其实并不然,在PCB加工制作的过程中还经常会遇到各种各样的问题,比如波....
发表于 04-04 14:40 316次 阅读
PCB板在波峰焊后为什么会出现连锡?又如何避免?

PCB技术硬件开发的基本准则(一)

以下我将以一个实际的硬件设计项目为例,和大家一同探讨硬件开发的基本准则和思想,同时欢迎大家积极提出自....
发表于 03-31 17:01 743次 阅读
PCB技术硬件开发的基本准则(一)

4层蓝牙产品PCB设计素材

关于4层蓝牙产品PCB设计素材设计说明。
发表于 03-30 11:16 27次 阅读
4层蓝牙产品PCB设计素材

纯国产全免费、精准助力PCB设计制造,华秋DFM将亮相上海慕展

为了长期有效的帮助广大工程师,高效优化与快速设计复杂的PCB板,华秋电子历时4年、专门为PCB行业量....
的头像 西西 发表于 03-29 14:41 329次 阅读
纯国产全免费、精准助力PCB设计制造,华秋DFM将亮相上海慕展

干货!超全面解析EMC四大设计技巧

电磁干扰的主要方式是传导干扰、辐射干扰、共阻抗耦合和感应耦合。对这几种途径产生的干扰我们应采用的相应....
的头像 电子发烧友网工程师 发表于 03-24 10:07 311次 阅读
 干货!超全面解析EMC四大设计技巧

喜讯!华秋商城荣获第五届蓝点奖“优秀电商平台奖”

经过网络投票、专家评审、平台公示等层层选拔,最终,华秋电子旗下“华秋商城”荣获“优秀电商平台奖”。
的头像 西西 发表于 03-23 10:41 429次 阅读
喜讯!华秋商城荣获第五届蓝点奖“优秀电商平台奖”

PCB设计工程师必须要掌握的5项技能

从技术小白成长为一名合格的、优秀的PCB设计工程师,这绝对是一个乘风破浪、披荆斩棘的过程。
发表于 03-23 10:25 307次 阅读
PCB设计工程师必须要掌握的5项技能

解答与PCB“过孔”有关的疑难问题

过孔(Via)也称金属化孔,是PCB设计的重要组成元素之一。
发表于 03-23 09:48 174次 阅读
解答与PCB“过孔”有关的疑难问题

关于PCB元器件摆放的十条小技巧与其重要性

PCB设计,既是科学也是艺术。其中有非常多关于布线线宽、布线叠层、原理图等等相关的技术规范,但当你涉....
的头像 电子发烧友网工程师 发表于 03-16 17:03 470次 阅读
关于PCB元器件摆放的十条小技巧与其重要性

PCB的板级去耦设计方法

一,什么是PCB中的板级去耦呢? 板级去耦其实就是电源平面和地平面之间形成的等效电容,这些等效电容起....
发表于 03-14 06:08 82次 阅读
PCB的板级去耦设计方法

PCB设计中焊盘的设计标准

焊盘的内孔一般不小于0.6mm,因为小于0.6mm的孔开模冲孔时不易加工,通常情况下以金属引脚直径值....
的头像 strongerHuang 发表于 03-09 11:10 627次 阅读
PCB设计中焊盘的设计标准

《Cadence高速PCB设计实战攻略》第六部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:35 147次 阅读
《Cadence高速PCB设计实战攻略》第六部分

《Cadence高速PCB设计实战攻略》第五部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:34 66次 阅读
《Cadence高速PCB设计实战攻略》第五部分

《Cadence高速PCB设计实战攻略》第四部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:31 56次 阅读
《Cadence高速PCB设计实战攻略》第四部分

《Cadence高速PCB设计实战攻略》第三部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:26 77次 阅读
《Cadence高速PCB设计实战攻略》第三部分

《Cadence高速PCB设计实战攻略》第二部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:24 72次 阅读
《Cadence高速PCB设计实战攻略》第二部分

PCB设计十大误区-绕不完的等长(二)

时序是大家非常头痛,也觉得非常复杂的话题,所以高速先生小陈在之前的时序话题中试图用两对恋人的恋爱关系....
发表于 03-08 06:44 60次 阅读
PCB设计十大误区-绕不完的等长(二)

工程师必备:硬件EMC设计规范

一、引言 广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度,我们都知道干扰源、干扰....
发表于 02-26 06:32 130次 阅读
工程师必备:硬件EMC设计规范

PCB设计十大误区-绕不完的等长(一)

第一次听到“绕等长工程师”这个称号的时候,我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词,很多人....
发表于 02-05 07:42 99次 阅读
PCB设计十大误区-绕不完的等长(一)

3种常见的PCB设计错误

作为所有电子设备不可或缺的一部分,世界上最流行的技术需要完善的PCB设计。但是,过程本身有时什么也没....
发表于 02-04 06:26 120次 阅读
3种常见的PCB设计错误

PCB设计中的热设计的规划

电子设备产生的热量使内部温度迅速上升,如果不及时将改热量散发,设备会继续升温,器件就会应为温度过热失....
发表于 02-04 06:03 90次 阅读
PCB设计中的热设计的规划

根据经验总结的PCB设计完成后需要检查的内容

1. 检查高频、 高速、 时钟及其他脆弱信号线, 是否回路面积最小、 是否远离干扰源、 是否有多余的....
发表于 02-01 07:09 70次 阅读
根据经验总结的PCB设计完成后需要检查的内容

关于射频电路的4种特性

本文,从射频界面、小的期望信号、大的干扰信号、相邻频道的干扰四个方面解读射频电路4大基础特性,并给出....
发表于 01-29 08:32 170次 阅读
关于射频电路的4种特性

PCB设计当中过孔的设计规范

过孔(via)是多层PCB的重要组成部分之一,钻孔的费用通常占PCB制板费用的30%到40%。从设计....
发表于 01-29 06:25 177次 阅读
PCB设计当中过孔的设计规范

PCB拼版的九个步骤

在PCB做版图时,经常会需要用到拼版技巧。一般来说,可以用不同PCB板子拼,也可以是相同板子,特别适....
的头像 电子发烧友网 发表于 01-27 09:32 1050次 阅读
PCB拼版的九个步骤

关于PCB设计,需要知道的几个EMI指南

下文是硬件工程师在PCB设计早期容易忽略,却很有用的几个EMI设计指南,这些指南也在一些权威书刊中常....
发表于 01-25 06:50 108次 阅读
关于PCB设计,需要知道的几个EMI指南

工程师在PCB设计时需要知道的EMI指南

完整的信号返回平面能有效减少高频信号环路的感抗,感抗越小,产生的噪声电压值也就越小,这就是为何要求在....
发表于 01-22 10:05 446次 阅读
工程师在PCB设计时需要知道的EMI指南

PCB设计中如何避免出现电磁问题?

在PCB设计中,电磁兼容性(EMC)及关联的电磁干扰(EMI)历来是让工程师们头疼的两大问题,特别是....
发表于 01-22 09:54 97次 阅读
PCB设计中如何避免出现电磁问题?

差分信号的原理及其在PCB设计的处理方法

差分线是 PCB 设计中非常重要的一部分信号线,信号处理要求也是相当严谨,今天为大家介绍下差分信号的....
发表于 01-21 07:44 112次 阅读
差分信号的原理及其在PCB设计的处理方法

金信诺拟定增募资不超6亿 用于多层线路板智能工厂改扩建

      日前,金信诺发布“2021年创业板向特定对象发行A股股票预案”。该公司拟定增募资不超过6....
的头像 CPCA印制电路信息 发表于 01-19 14:00 683次 阅读
金信诺拟定增募资不超6亿 用于多层线路板智能工厂改扩建

国际电路板展览会与PCB产业共同关注高频、高速、高多层等5高话题

受惠于5G通信、物联网、新能源汽车等产业的高速发展趋势,对PCB制造产业中的“高频、高速、高电流、高....
的头像 火花 发表于 01-15 16:08 705次 阅读
国际电路板展览会与PCB产业共同关注高频、高速、高多层等5高话题

PCB印制电路板业务下游需求旺盛 东山精密2020年预计净利14亿至16亿

东山精密近日发布2020年度业绩预告,2020年1月1日-2020年12月31日归属于上市公司股东的....
的头像 CPCA印制电路信息 发表于 01-12 16:46 1487次 阅读
PCB印制电路板业务下游需求旺盛 东山精密2020年预计净利14亿至16亿

EMC的PCB设计解析

设计具有良好EMC性能的电路的关键要素之一是PCB设计。好的PCB设计可使电路板在其EMC性能方面表....
发表于 01-06 11:19 537次 阅读
EMC的PCB设计解析

龙腾电子12亿高精密多层印制板生产线落户珠海

12月23日下午,富山工业园管委会与湖北龙腾电子科技有限公司(以下简称“龙腾电子”)举行签约仪式,项....
的头像 CPCA印制电路信息 发表于 12-30 18:10 1226次 阅读
龙腾电子12亿高精密多层印制板生产线落户珠海

金安国纪拟投资6亿新建年产3000万张高等级覆铜板项目

  近日,金安国纪发布公告称,公司于 2020年12月17日召开了第四届董事会第二十四次会议,审议通....
的头像 CPCA印制电路信息 发表于 12-30 17:35 829次 阅读
金安国纪拟投资6亿新建年产3000万张高等级覆铜板项目

2021年1月即将实施的PCB行业新规与PCB行业税收优惠政策

CPCA盘点了2021年1月即将实施的PCB行业相关新规,望各会员单位及时关注并加强学习。 目录 1....
发表于 12-30 16:52 1411次 阅读
2021年1月即将实施的PCB行业新规与PCB行业税收优惠政策

如何为PCB层设置正确的屏蔽

正确的屏蔽方法 在产品开发中,从成本、进度、质量和性能的角度来看,通常最好尽早在项目开发周期中仔细....
的头像 传奇198 发表于 12-30 14:57 121次 阅读
如何为PCB层设置正确的屏蔽

PCB原材料税率是多少?2021年覆铜板原材料进口优惠税率不变

2020年12月23日,国务院关税税则委员会以税委会〔2020〕33号文,发布《关于2021年关税调....
的头像 LED显示渠道 发表于 12-30 11:45 2571次 阅读
PCB原材料税率是多少?2021年覆铜板原材料进口优惠税率不变

PCB设计阻抗不连续的解决办法

特性阻抗描述了信号沿传输线传播时所受到的瞬态阻抗,这是影响传输线电路中信号完整性的一个主要因素。
的头像 陈翠 发表于 12-27 09:55 954次 阅读
PCB设计阻抗不连续的解决办法

pcb设计心得体会 这不仅仅是PCB背板的问题

修改PCB背板不一定能解决这个信号质量不好的问题,主要是交换板和业务板本身的设计问题比较大造成的,而....
发表于 12-26 18:36 1071次 阅读
pcb设计心得体会 这不仅仅是PCB背板的问题

学习高速电路设计,工程师需要掌握哪些知识技能呢

学习高速电路设计,工程师需要掌握哪些知识技能呢?下面以具体的七个技术面,为大家详细叙述一一解答: 0....
的头像 电子发烧友网 发表于 12-25 14:06 564次 阅读
学习高速电路设计,工程师需要掌握哪些知识技能呢

超华科技高精度电子铜箔工程等三大项目启动

广东超华科技股份有限公司是从事高精度电子铜箔、各类覆铜板等电子基材和印制电路板研发、生产、销售的国家....
的头像 CPCA印制电路信息 发表于 12-16 09:37 1233次 阅读
超华科技高精度电子铜箔工程等三大项目启动

pcb过孔设计中设计电路时对过孔的处理原则 过孔阻抗设计要匹配生产能力

在高速PCB的设计中,过孔设计是一个重要因素,并且过孔设计已成为制约高速PCB设计的关键因素之一,如....
发表于 12-15 18:51 615次 阅读
pcb过孔设计中设计电路时对过孔的处理原则 过孔阻抗设计要匹配生产能力

AEDL-5XXX 高分辨率3通道外壳编码器模块套件,集成差分线路驱动器IC

Broadcom AEDL-5xxx是一系列高分辨率3通道封装编码器模块套件,集成了差分线路驱动器IC,支持RS-422输出。每个AEDL-5xxx套件包含一个AEDT-981x模块,一个胶片码盘和一个AM26C31Q线路驱动器IC,为每个编码器通道(即A,A /,B,B /,I和I /)提供互补输出。推荐的AEDL-5xxx线路接收器IC包括AM26LS32和AM26LS33。 AEDL-5xxx支持的标准编码分辨率为2000和5000 CPR。有关其他解决方案,请咨询当地Broadcom销售代表。 有关其他信息,请参阅: i)AEDT-981x数据表。 ii)AM26C31Q数据表 特性 具有索引脉冲输出的双通道正交输出 带有工业标准线路驱动器IC的互补输出 编码分辨率提高至+ 5000 CPR 工作温度范围为-40°C至+ 85°C 无需调整信号 快速轻松组装  具有成本效益的解决方案 小尺寸 单5V电源,具有±10%容差 板载去耦电容,增强抗噪能力 应用 AEDL-5xxx适用于广泛的商业和工业运动控制应用,包括:但不限于:   直流伺服电机 线性和旋转执行器 工厂自动化设备 3D打印ers 机器人技术 无人驾驶飞行器(UAV)或无人机    ...
发表于 07-04 12:31 159次 阅读
AEDL-5XXX 高分辨率3通道外壳编码器模块套件,集成差分线路驱动器IC

MC10E116 Quint差分线路接收器

/ 100E116是一款带有射极跟随器输出的五阶差分线路接收器。对于要求带宽大于E116的应用,可能会对E416器件感兴趣。 有源电流源加上MOSAIC III工艺的深度集电极特性为接收器提供了出色的共模噪声抑制。每个接收器都有一个专用的V CCO 电源引线,提供最佳的对称性和稳定性。 如果反相和非反相输入的电位均等于-2.5 V,则接收器没有达到规定的状态,而是以正常的差分放大器方式进行电流共享,在HIGH和LOW之间产生输出电压电平,或者器件甚至可以振荡。 V BB 引脚,内部产生的电源,仅适用于此器件。对于单端输入条件,未使用的差分输入连接到V BB 作为开关参考电压。 V BB 也可以重新连接AC耦合输入。使用时,通过0.01 F电容去耦V BB 和VCC,并限制电流源或吸收至0.5 mA。不使用时,V BB 应保持打开。 100系列包含温度补偿。 特性 500ps最大。传播延迟 V BB 供应输出 每个接收器的专用V CCO 引脚 PECL模式工作范围:V CC = 4.2 V至5.7 V,V EE = 0 V NECL模式工作范围:V CC = 0 V,V EE = -4.2 V至-5.7 V 输入Q s 在...
发表于 04-18 21:48 32次 阅读
MC10E116 Quint差分线路接收器

MC100EP116 差分线路接收器/驱动器

116 / 100EP116是一款基于EP16器件的6位差分线路接收器。高频输出提供的3.0GHz带宽使该器件非常适合缓冲超高速振荡器。 V BB 引脚,内部产生的电压源,可用于此仅限设备。对于单端输入条件,未使用的差分输入连接到V BB 作为开关参考电压。 V BB 也可以重新连接AC耦合输入。使用时,通过0.01uF电容去耦V BB 和V CC ,并将电流源或吸收限制在0.5 mA。不使用时,V BB 应保持开路。 该设计在器件内部集成了两级增益,使其成为高带宽放大器应用的理想选择。 差分输入具有内部钳位结构,这将强制栅极的Q输出在开路输入条件下进入低电平状态。因此,未使用的门的输入可以保持打开,并且不会影响设备其余部分的操作。请注意,只有当两个输入均低于V CC 2.5V时,输入钳位才会生效。 100系列包含温度补偿。 特性 260 ps典型传播延迟 最高频率> 3 GHz典型 PECL模式工作范围:V CC = 3.0 V至5.5 V,V EE = 0 V NECL模式工作范围:V CC = 0 V,V EE = -3.0 V至-5.5 V 打开输入默认状态 输入的安全钳位 Q输出打开或V EE 时输出默认...
发表于 04-18 21:00 51次 阅读
MC100EP116 差分线路接收器/驱动器

MC100E116 ECL Quint差分线路接收器

信息 MC10E / 100E116是一款带有射极跟随器输出的五阶差分线路接收器。对于要求带宽大于E116的应用,可能会对E416器件感兴趣。有源电流源加上MOSAIC III工艺的深度集电极特性可为接收器提供出色的共模噪声抑制。每个接收器都有一个专用的V 电源引线,提供最佳的对称性和稳定性。如果反相和非反相输入均为> -2.5 V的相等电位,则接收器不会进入定义状态,而是正常差分放大器方式的电流共享,在高电平和低电平之间产生输出电压电平,或者器件甚至可能振荡。 V 引脚,内部产生的电压源,仅适用于此器件。对于单端输入条件,未使用的差分输入连接到V 作为开关参考电压。 V 也可以重新连接AC耦合输入。使用时,通过0.01 F电容去耦V 和VCC,并限制电流源或吸收至0.5 mA。不使用时,V 应保持打开状态。 100系列包含温度补偿。 500ps Max。传播延迟 V 电源输出 专用V 每个接收器的引脚 PECL模式工作范围:V = 4.2 V至5.7 V,V = 0 V NECL模式工作范围:V = 0 V当V = -4.2 V至-5.7 V 输出Q 将在输入 内部输入下拉电阻时默认为低电平 符合或超过JEDEC规范EIA / JESD78 IC闩锁测试 ESD保护:...
发表于 04-18 20:51 31次 阅读
MC100E116 ECL Quint差分线路接收器

ADN4668 3 V LVDS 四通道CMOS差分线接收器

和特点 接收器输入引脚提供±15 kV ESD保护开关速率:400 Mbps(200 MHz)流通引脚配置简化印制电路板布线 通道到通道偏移:150 ps(典型值) 差分偏移:100 ps(典型值) 传播延迟:2.7 ns(最大值)电源电压:3.3 V断电时具有高阻抗输出低功耗设计(待机功耗典型值为3 mW)可与现有的5 V LVDS驱动器配合使用接收小摆幅(典型值310 mV )差分输入信号电平支持开路、短路,以及终止输入故障安全 产品详情 ADN4668是一款四通道CMOS低压差分信号(LVDS)线接收器,提供400 Mbps(200 MHz)以上的数据速率及超低功耗。ADN4668具有流通引脚配置,可以轻松实现印制电路板布线以及输入信号与输出信号的分离。这款器件接收低压(典型值310 mV)差分输入信号,并将其转换为单端3 V TTL/CMOS逻辑电平。ADN4668还提供高电平有效和低电平有效的启用/禁用输入(EN 和/EN),以控制全部的4个接收器。它们可禁用接收器,并将输出切换为高阻抗状态。这个高阻抗状态允许对一个或多个ADN4668的输出进行多路复用,以将待机功耗降低至3 mW(典型值)。ADN4668及与其配合使用的驱动器ADN4667,可为高速点对点数据传输提供全新的解决...
发表于 02-22 13:39 58次 阅读
ADN4668 3 V LVDS 四通道CMOS差分线接收器

ADN4662 单通道、3 V、CMOS、LVDS差分线路接收器

和特点 输入引脚提供±15 kV ESD保护转换速率:400 Mbps (200 MHz)直通式引脚排列可简化PCB布局传播延迟:2.5 ns(最大值)3.3 V 电源关断时为高阻抗输出与现有5 V LVDS驱动器兼容接受小摆幅(典型值310 mV)差分信号电平支持开路、短路和端接输入故障安全功能阈值区间:0 V至−100 mV符合TIA/EIA-644 LVDS标准工业温度范围:−40°C至+85°C 产品详情 ADN4662是一款单通道、CMOS、低压差分信号(LVDS)线路接收器,提供400 Mbps (200 MHz)以上的数据速率,功耗超低。它采用直通式引脚排列,便于PCB布局以及输入与输出信号分离。             该器件接受低压(典型值310 mV)差分输入信号,并将其转换为单端3 V TTL/ CMOS逻辑电平。ADN4662及其配套驱动器ADN4661为高速点对点数据传输提供一种新的解决方案,可以代替射极耦合逻辑(ECL)或正射极耦合逻辑(PECL),功耗则更低。              应用点对点数据传输多分支总线时钟分配网络背板接收器 方框图...
发表于 02-22 13:30 109次 阅读
ADN4662 单通道、3 V、CMOS、LVDS差分线路接收器

ADN4667 3 V LVDS四通道CMOS差分线驱动器

和特点 输出引脚提供±15 kV ESD(静电放电)保护开关速率:400 Mbps (200 MHz)流通引脚排列简化印制电路板(PCB)布线差分偏移:300 ps(典型值)差分偏移:400 ps(最大值)传播延迟:1.7 ns(最大值)电源电压:3.3 V 欲了解更多信息,请参考数据手册 产品详情 ADN4667是一款四通道CMOS低压差分信号(LVDS)线驱动器,提供400 Mbps以上的数据速率(200MHz)和超低功耗。它具有流通引脚,可以轻松实现印制电路板布局以及输入与输出信号的分离。 ADN4667接收低压TTL/CMOS逻辑信号,并将其转换为一个差分电流输出信号,来驱动双绞线等传输媒介,输出电流的典型值为±3.1 mA。传输信号在接收端的终端电阻上产生典型值为±310 mV的差分电压。然后再通过ADN4668等LVDS接收器转换为TTL/CMOS逻辑电平。ADN4667还提供高电平和低电平有效的使能/禁用输入(EN和/EN)。这些输入控制全部的4个驱动器,并在禁用状态关闭电流输出,以将待机功耗降低至10 mW(典型值)。ADN4667及与其配合使用的LVDS接收器ADN4668,可为高速点对点数据传输提供全新的解决方案,并为发射极耦合逻辑(ECL)或正电压射极耦合逻...
发表于 02-22 13:30 62次 阅读
ADN4667 3 V LVDS四通道CMOS差分线驱动器

ADN4664 双通道、3 V、CMOS、LVDS差分线路接收器

和特点 输出引脚提供±15 kV ESD保护转换速率:400 Mbps (200 MHz)直通式引脚排列可简化PCB布局通道间偏斜:100 ps(典型值)传播延迟:2.5 ns(最大值)3.3 V电源关断时为高阻抗输出低功耗:3 mW(静态典型值)与现有5 V LVDS驱动器兼容接受小摆幅(典型值310 mV)差分信号电平支持开路、短路和端接输入故障安全功能阈值区间:0 V至−100 mV 产品详情 ADN4664是一款双通道、CMOS、低压差分信号(LVDS)线路接收器,提供400 Mbps (200 MHz)以上的数据速率,功耗超低。它采用直通式引脚排列,便于PCB布局以及输入与输出信号分离。该器件接受低压(典型值310 mV)差分输入信号,并将其转换为单端3 V TTL/ CMOS逻辑电平。              ADN4664及其配套LVDS驱动器ADN4663为高速点对点数据传输提供一种新的解决方案,可以代替射极耦合逻辑(ECL)或正射极耦合逻辑(PECL),功耗则更低。          应用点对点数据传输多分支总线时钟分配网络背板接收器 方框图...
发表于 02-22 13:30 236次 阅读
ADN4664 双通道、3 V、CMOS、LVDS差分线路接收器

ADN4665 3 V、LVDS、四通道、CMOS差分线路驱动器

和特点 输出引脚提供±15 kV ESD保护转换速率:400 Mbps (200 MHz)差分偏斜:100 ps(典型值)差分偏斜:400 ps(最大值)传播延迟:2 ns(最大值)3.3 V电源差分信号:±350 mV低功耗:13 mW(典型值)与现有5 V LVDS接收器兼容关断时为高阻抗LVDS输出符合TIA/EIA-644 LVDS标准欲了解更多特性,请参考数据手册 产品详情 ADN4665是一款四通道、CMOS、低压差分信号(LVDS)线路驱动器,提供400 Mbps (200 MHz)以上的数据速率,功耗超低。     该器件接受低压TTL/CMOS逻辑信号,并将其转换成典型值为±3.5 mA的差分电流输出,以便驱动双绞线电缆等传输介质。所传输的信号在接收端的端接电阻上产生典型值为±350 mV的差分电压,然后由LVDS接收器将其转换为TTL/CMOS逻辑电平。     ADN4665还提供高电平有效和低电平有效使能/禁用输入(EN和EN)。这些输入控制所有四个驱动器,并在禁用状态下关闭电流输出,将静态功耗降至典型值10 mW。ADN4665为高速点对点数据传输提供一种新的解决方案,可以代替射极耦合逻辑(ECL)或正射极耦合逻辑(PECL),功耗则更低。         应用背板...
发表于 02-22 13:30 64次 阅读
ADN4665 3 V、LVDS、四通道、CMOS差分线路驱动器

SSM2141 高共模抑制差分线路接收器

和特点 High Common-Mode RejectionDC: 100 dB typ60 Hz: 100 dB typ20 kHz: 70 dB typ40 kHz: 62 dB typ Low Distortion: 0.001% typ Fast Slew Rate: 9.5 V/µs typ Wide Bandwidth: 3 MHz typ Low Cost Complements SSM2142 Differential Line Driver产品详情 SSM2141是一款集成式差分放大器,用于接收平衡线路输入,适合要求高抗扰度和最佳共模抑制的音频应用。该器件的共模抑制(CMR)性能通常可以达到100 dB,而利用四个现有精密电阻的运算放大器实施方案,通常共模抑制只能达到40 dB,不能满足高性能音频的要求。SSM2141通过保持9.5 V/µs的高压摆率和高开环增益来实现低失真性能。在整个音频带宽内,其失真低于0.002%。SSM2141与平衡线路驱动器SSM2142互为补充。这些器件组合在一起可构成一个完全集成的解决方案,能够实现音频信号的等效变压器平衡,而不会有失真、电磁辐射(EMI)场和高成本等问题。SSM2141的其它应用包括信号求和、差分前置放大器和600 Ω低失真缓冲放大器。如需增益G = 1/2的类似性能器件,请参考SSM2143。 方框图...
发表于 02-22 13:08 235次 阅读
SSM2141 高共模抑制差分线路接收器

SSM2143 -6 dB 差分线路接收器

和特点 高共模抑制 DC: 90 dB(典型值) 60 Hz: 90 dB(典型值) 20 kHz: 85 dB(典型值) 超低总谐波失真(THD): 0.0006%(典型值,1 kHz) 快速压摆率: 10 V/ms(典型值) 宽带宽: 7 MHz(典型值,G = 1/2) 提供两个增益级: G = 1/2或2 低成本 产品详情 SSM2143是一款集成式差分放大器,用于接收平衡线路输入,适合要求对共模噪声有高抗扰度的音频应用。该器件通过对电阻进行激光调整,使之达到优于0.005%的精度,从而实现典型值为90 dB的共模抑制(CMR)。                                    该器件的其它特性包括10 V/µs的压摆率和宽带宽。在整个音频频段内,总谐波失真(THD)低于0.004%,即使驱动低阻抗负载时也是如此。SSM2143输入级设计用于处理高达+28 dBu的输入信号(G = 1/2)。虽然该器件主要针对G = 1/2的应用,但通过反接+IN/-IN和SENSE/REFERENCE,也可以实现2倍增益。采用增益为1/2的配置时,SSM2143与平衡线路驱动器SSM2142可提供全集成式单位增益解决方案,能够在长电缆上驱动音频信号。如需增益G = 1的类似性能器件,请参考SSM2141。 方...
发表于 02-22 13:08 74次 阅读
SSM2143 -6 dB 差分线路接收器

ADN4666 3 V、LVDS、四通道、CMOS差分线路接收器

和特点 接收器输入引脚提供±8 kV ESD IEC 61000-4-2接触放电保护 转换速率:400 Mbps (200 MHz) 通道间偏斜:100 ps(典型值) 差分偏斜:100 ps(典型值) 传播延迟:3.3 ns(最大值) 3.3 V 电源 关断时为高阻抗输出 欲了解更多特性,请参考数据手册。产品详情 ADN4666是一款四通道、CMOS、低压差分信号(LVDS)线路接收器,提供400 Mbps (200 MHz)以上的数据速率,功耗超低。     该器件接受低压(典型值350 mV)差分输入信号,并将其转换为单端3 V TTL/ CMOS逻辑电平。       ADN4666还提供高电平有效和低电平有效使能/禁用输入(EN和EN),用来控制所有四个接收器。这些输入可禁用接收器,将输出切换至高阻抗状态。因此,一个或多个ADN4666器件的输出可以多路复用,将静态功耗降至典型值10 mW。    ADN4666及其配套驱动器ADN4665为高速点对点数据传输提供一种新的解决方案,可以代替射极耦合逻辑(ECL)或正射极耦合逻辑(PECL),功耗则更低。   应用点对点数据传输多分支总线时钟分配网络背板接收器 方框图...
发表于 02-22 12:02 256次 阅读
ADN4666 3 V、LVDS、四通道、CMOS差分线路接收器

INA1651 SoundPlus™™ 高共模抑制、低失真差分线路接收器

INA1650(双通道)和INA1651(单通道)SoundPlus™音频线路接收器可实现91dB的超高共模抑制比(CMRR),同时对于22dBu信号电平可在1kHz时保持-120dB的超低THD + N.片上电阻器的高精度匹配特性为INA165x器件提供了出色的CMRR性能。这些电阻器具有远远优于外部组件的匹配特性,并且不受印刷电路板(PCB)布局所导致的失配问题的影响。不同于其他线路接收器产品,INA165x CMRR在额定温度范围内能保持特性不变,经生产测试可在各种应用中提供始终如一的性能。 INA165x器件支持±2.25V到±18V的宽电源电压范围,电源电流为10.5mA。除线路接收器通道之外,INA165x器件还包含一个缓冲的中间电压基准输出,因此可将其配置为用于双电源或单电源应用。中间电源输出可用作信号链中其他模拟电路的偏置电压。这些器件的额定温度范围为-40°C至125°C。 特性 高共模抑制: 91dB(典型值) 高输入阻抗:1MΩ差分 超低噪声:-104.7dBu,未加权 超低总谐波失真+噪声: -120dB THD + N(22dBu,22kHz带宽) 高带宽:2.7MHz 低静态电流:6mA(INA1651,典型值) 短路保护 集成电磁干扰(EMI)滤波器 宽电源电压...
发表于 01-08 17:51 148次 阅读
INA1651 SoundPlus™™ 高共模抑制、低失真差分线路接收器

INA1650 INA1650 SoundPlus™ 高共模抑制、低失真差分线路接收器

INA1650 SoundPlus音频线路接收器可实现91dB的极高共模抑制比(CMRR),同时对于22dBu信号电平,可在1kHz下保持-120dB的超低THD + N.INA1650这种优异的CMRR性能通过精确匹配片上电阻来实现,与外部组件相比,可提供更加卓越的匹配能力,并且不受印刷电路板(PCB)布局布线引入的不匹配干扰。不同于其他线路接收器产品,INA1650 CMRR在额定温度范围内能保持特性,经生产测试可在各种应用中提供始终如一的性能。 INA1650支持±2.25 V到±18V的宽电源电压范围,电源电流仅为10.5mA.INA1650除了两个线路接收器通道外,还包括一个缓冲的中间电压基准输出,允许将其配置用于双电源或单电源应用。中间电源输出可用作信号链中其他模拟电路的偏置电压。 INA1650具备独特的内部布局,即使在过驱或过载条件下也可在通道间实现最低串扰和零交互。此器件的额定温度介于-40°C至+ 125°C之间。 特性 高共模抑制: 91dB(典型值) 高输入阻抗:1MΩ差分 超低噪声:-104.7dBu,未加权 超低总谐波失真+噪声: -120dB THD + N(22dBu,22kHz带宽) 高带宽:2.7MHz 低静态电流:10.5mA(典型值) 短路保护 集成...
发表于 11-02 19:34 55次 阅读
INA1650 INA1650 SoundPlus™ 高共模抑制、低失真差分线路接收器

SN65LBC175A-EP 四路 RS-485 差分线路接收器

SN65LBC175A-EP是一款具有三态输出的四通道差分线路接收器,专为TIA /EIA-485(RS-485),TIA /EIA-422(RS-422)和ISO 8482(Euro RS-485)应用而设计。 当数据速率高达甚至超过5000bps时,该器件针对均衡后的多点总线通信进行了优化。传输介质可采用双绞线电缆,印刷电路板走线或背板。最终数据传输速率和距离取决于介质衰减特性和环境噪声耦合。 接收器的正负共模输入电压范围较大,具有6kV ESD保护,非常适用于极端环境下的多点高速数据传输应用。这些器件通过LinBiCMOS进行设计,兼具低功耗特性和极强稳定性。 两个EN输入可实现成对的使能控制,也可在外部将二者连接在一起,用相同的信号使能全部四个驱动器。 特性 专为TIA /EIA-485,TIA /EIA-422和ISO 8482应用而设计 信号传输速率线路的信号传输速率是指每秒钟的电压转换次数,单位为bps(每秒比特数)。超出50Mbps 在总线短路,开路和空闲总线条件下提供故障保护 为总线输入提供的静电放电(ESD)保护电压超过6kV 共模总线电压输入范围:-7V至12V 传播延迟时间< ; 18ns 低待机流耗:< 32μA 针对MC3486,DS96F1...
发表于 11-02 19:02 43次 阅读
SN65LBC175A-EP 四路 RS-485 差分线路接收器

SN65LBC180-Q1 汽车类低功耗差分线路驱动器和接收器对

SN65LBC180差分驱动器和接收器对是一种单片集成电路,设计用于通过长电缆进行双向数据通信,具有传输线的特性。它是一种平衡或差分电压模式设备,符合或超过行业标准ANSI RS-485和ISO 8482:1987(E)的要求。该器件采用TI的专有LinBiCMOS设计? CMOS低功耗以及同一电路中双极晶体管的精度和稳健性。 SN65LBC180将差分线路驱动器和接收器与3态输出相结合,采用5 V单电源供电。驱动器和接收器分别具有高电平有效和低电平有效使能,可以在外部连接以用作方向控制。驱动器差分输出和接收器差分输入连接到单独的端子以进行全双工操作,并设计为向总线提供最小负载,无论是禁用还是断电(V CC = 0)。该器件具有宽共模电压范围,适用于点对点或多点数据总线应用。 该器件还提供正负输出电流限制和热关断,以防止出现问题。线路故障情况。线路驱动器在结温约为172°C时关闭。 特性 汽车应用合格 专为通过长电缆传输高速多点数据而设计 使用脉冲持续时间低至30 ns 低电源电流。 。 。 5 mA Max 达到或超过ANSI标准RS-485和ISO 8482:1987(E)的要求 派对线总线的三态输出 < li>共模电压范围-7 V至12 V 热...
发表于 10-16 11:16 32次 阅读
SN65LBC180-Q1 汽车类低功耗差分线路驱动器和接收器对

FPC202 采用扩展 I/O 的双端口控制器

FPC202 双端口控制器用作低速信号聚合器,适用于 SFP、QSFP 和 Mini-SAS HD 等通用端口类型。FPC202 能够跨两个端口聚合所有低速控制和 I2C 信号,并为主机提供一个易于使用的管理接口(I2C 或 SPI)。可以在高端口数情形中使用多个 FPC202 应用 中使用多个 FPC402,通过一个公共控制接口连接到主机。FPC202 所采用的设计允许将其放置在 PCB 底部、压合连接器下方,由此可简化布线。凭借这种本地控制端口低速信号的方法,可以使用 I/O 数更少的控制器件(FPGA、CPLD 和 MCU)并减少布线层拥塞,从而降低系统物料清单 (BOM) 成本。FPC202 能够与标准的 SFF-8431、SFF-8436 和 SFF-8449 低速管理接口(包括连接每个端口的专用 100/400kHz I2C 接口)兼容。该器件还提供有其他通用引脚来驱动端口状态 LED 或控制电源开关。LED 驱动器 具有 可编程闪烁和调光等便捷功能。连接主机控制器的接口可在 1.8V 至 3.3V 的单独电源电压下运行,以支持低压 I/O。对于每个端口,FPC202 总共具有四个 LED 驱动器、12 个通用 I/O 和两个下行 I2C 总线。这组扩展的 I/O 允许控制系统内的其...
发表于 10-16 11:16 46次 阅读
FPC202 采用扩展 I/O 的双端口控制器

FPC401 四端口控制器

FPC401四端口控制器用作低速信号聚合器,适用于SFP +,QSFP +和SAS等通用端口类型.FPC401能够跨四端口聚合所有低速控制和I2C信号,并为主机提供了一个方便使用的管理接口(I2C或SPI)。对于高端口数应用来说,可以搭配使用多个FPC401,而且同样能够为主机提供一个公共控制接口.FPC401所采用的设计允许放置在PCB底部的压合连接器下,这样方便布线。凭借这种本地控制端口低速信号的方法,可以使用IO数更少的控制器件(FPGA,CPLD,MCU)并减少布线层拥塞,从而降低系统物料清单(BOM)成本。 特性 支持跨四个端口进行控制信号管理和I2C聚合 结合多个FPC401可通过一个主机接口控制56个端口 无需使用分立式I2C多路复用器,LED驱动器和高引脚计数现场可编程门阵列(FPGA)/复杂可编程逻辑器件(CPLD)控制器件 通过处理接近端口的全部低速控制信号来降低PCB布线复杂性 可选I2C(高达1MHz)或SPI(高达10MHz)主机控制接口 从模块中自动预取用户指定的重要数据 单端口和多端口读/写延迟短:SPI模式&lt;50μs,I2C模式&lt;400μs 广播模式允许对所有FPC401控制器的全部端口...
发表于 10-16 11:16 23次 阅读
FPC401 四端口控制器

FPC402 FPC402 四端口控制器

FPC402四端口控制器用作低速信号聚合器,适用于SFP,QSFP和Mini-SAS HD等通用端口类型.FPC402能够跨四个端口聚合所有低速控制和I2C信号,并为主机提供一个易于使用的管理接口(I2C或SPI)。您可以在高端口数应用中使用多个FPC402,通过一个公共控制接口连接到主机.FPC402所采用的设计允许放置在PCB底部,压合连接器下方,这样可以简化布线。凭借这种对端口中低速信号的本地控制方法,可以使用IO数更少的控制器件(FPGA,CPLD和MCU)并减少布线层拥塞,从而降低系统BOM成本。 FPC402能够与标准的SFF-8431,SFF-8436和SFF-8449低速管理接口(包括连接每个端口的专用100 /400kHz I2C接口)兼容。该器件还提供有其他通用引脚来驱动端口状态LED或控制电源开关.LED驱动器具有可编程闪烁和调光等便捷功能。连接主机制器的接口可以在1.8V至3.3V的单独电源电压下运行,以支持低压I /O. FPC402可以从每个模块中用户指定的寄存器中预取数据,这样方便主机通过一个快速I2C(速度高达1MHz)或SPI(速度高达10MHz)接口来访问数据。此外,当发生与受控端口相关联的用户可配置关键事件...
发表于 10-16 11:16 44次 阅读
FPC402 FPC402 四端口控制器

SN75116 差分线路收发器

这些集成电路设计用于TTL型数字系统和差分数据传输线之间的接口。它们对于派对线(数据总线)应用特别有用。这些电路类型中的每一种都在一个封装中组合了一个三态差分线路驱动器和一个差分输入线路接收器,两者都采用单个5V电源供电。驱动器输入和接收器输出兼容TTL。采用的驱动器类似于SN55113和SN75113三态线路驱动器,接收器类似于SN55115和SN75115线路接收器。 SN55116,SN75116和SN75118提供SN55113和SN75113驱动器以及SN55115和SN75115接收器的所有功能。驱动器在使能时执行双输入AND和NAND功能,或者在处于禁用状态时为负载提供高阻抗。驱动器输出级类似于TTL图腾柱输出,但是电流吸收部分与电流源部分分离,并且两者都被引出到相邻的封装端子。此功能允许用户选择在集电极开路输出配置中使用驱动器,或者通过将相邻的源和宿端子连接在一起,在正常的图腾柱输出配置中使用驱动器。 SN55116,SN75116和SN75118的接收器部分采用差分输入电路,共模电压范围为±15 V.内部130- 等效电阻,可选择用于端接传输线。频率响应控制端子允许用户降低接收器的速度或改善差分噪声抗扰度。 SN55116和SN75116的接收器具...
发表于 10-16 11:16 116次 阅读
SN75116 差分线路收发器