0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

常见信号完整性的问题之PCB设计串扰的原因与Altium Designer中的串扰消除技术

PCB线路板打样 来源:哔哩哔哩专栏 翻滚吧工 作者:哔哩哔哩专栏 翻 2020-08-25 15:50 次阅读

(转载自哔哩哔哩专栏翻滚吧工程师 在此特别鸣谢!)PCB上存在类似的情况,其中不同导线上的多个信号可能相互干扰。当信号传输到平行导线时产生相应的电磁能时,就被称为耦合。导体之间的耦合可以是好的也可以是坏的,可以表示为0和1(或0%和100%)之间的比率。例如,可以使用捆绑导体或双绞线电缆来实现支持良好信号传输的近乎完美的耦合比。不良耦合或串扰通常是指由于另一导体对相邻导体的信号产生扭曲或降低信号质量这类不良信号干扰。

让我们来看看串扰的原因,然后看看Altium Designer如何帮助您最大限度地减少串扰对电路板的影响。

什么原因导致串扰?

串扰是PCB设计人员必须应对的信号完整性问题之一。通常,当两个不同的信号传播路径彼此太靠近并且其各自的EM电磁场延伸超出分隔导体的空间时,发生串扰。串扰可能是数据进行高速传输中最重要的一个影响因素了。

它是一个信号对另外一个信号耦合所产生的一种不受欢迎的能量。根据麦克斯韦定律,只要有电流的存在,就会有磁场存在,磁场之间的干扰就是串扰的来源。这个感应信号可能会导致数据传输的丢失和传输错误。所以串扰对于综合布线来说,无疑是个最厉害的天敌。由于这种干扰是不希望的,因此可将其归类为噪声并且会导致信号失真或降低信号纯度。

1)元件问题

随着电子产品变得越来越小,它们所包含的PCB也必须更小。然而,这些尺寸减小通常与对更大功能的需求相匹配。为了实现这些可能看起来彼此矛盾的目标,元件封装变得更小但具有更大量的网络连接或引脚数。显然,这会导致引脚间的间距变得更紧,从而促使电容耦合。引脚之间的耦合可能发生在沿着电路板表面从元件延伸的连接或从元件下方延伸,以便信号流过通孔。

2)布线问题

随着布线在电路板上占据更多空间,可能会出现更多可能发生串扰的区域。这包括在焊盘或布线路径的起点和终点,以及同一层以及层与层之间的相邻路径。焊盘上的串扰类似于元件引脚之间的串扰。在沿着导线路径上,干扰通常是由于相似长度的信号路径在相同角度处的分离不充分或具有锐角弯曲的单根导线。当叠层中的信号层未被电介质充分隔离时,也可能在不同层上的布线之间发生串扰。

Altium Designer 中的串扰消除技术

看起来串扰对于PCB设计的良好信号完整性来说是一个不可逾越的障碍,特别是对于小而密集的复杂电路板。当然,这是一个重大的设计挑战,但有一些技术可以用来减少串扰对电路工作的影响。为了充分利用这些技术,我们首先需要能够分析我们的电路板信号,以确定是否需要消除串扰。Altium Designer提供了执行信号完整性分析的工具,如下图所示。

信号完整性分析案例

Altium中的信号完整性分析包括检查信号上升时间,下降时间,提供终端方案和进行串扰分析的能力。您还可以定义模型并设置规则和约束以及信号完整性分析相关的其它设置。一旦确认了串扰问题,就可以根据需要修改相同层或相邻层的布线路径,如下所述。

1)确保布线之间有足够的距离

在大多数情况下,串扰的原因是有耦合关系的导体之间的间距不足。因此,减少串扰的最佳解决方案或技术是增加两个不同网络布线之间的间距。在Altium Designer中,通过使用高亮显示可以非常轻松地完成此操作,这可以让您一次移动单个元素和路径或类。在更改布线时,请务必遵循良好的PCB布局布线技巧。

使用网络类来设置布线间距

2)最小化并行走线的长度

有时,比如对于差分对,需要很好地匹配信号路径。在这些情况下,确保两个信号的铜重量,走线宽度和长度相同是重要设计目标。相反,当并行走线用于不同信号时,其重要设计目标则是最小化它们的相互作用或耦合。如果不能选择足够的间距,则可以将其中一条走线拉长,使得两条走线的并行长度尽量缩短;或者使一条走线垂直于另一条走线以减少串扰。

3)使用地平面隔离信号层

虽然相对于在同一层上产生的串扰来说,叠层之间的串扰并不常见,但确实会发生PCB叠层中相邻层之间的干扰。这种耦合的主要原因是由于层之间的绝缘不足而导致信号没有充分隔离。相邻层之间的绝缘部分是在其上蚀刻铜层的介电材料。在Altium Designer中,使用“层堆栈管理器”对话框设计堆栈是一项简单的任务。如下图所示,您可以在其中选择材料类型,设置板厚度并定义介电常数。

使用层堆栈管理器定义PCB堆栈

作为使用不同材料进行叠层的替代方案,可以在信号层之间插入接地平面。这有助于提高隔离度,有助于为您的设计提供更短的接地路径。

串扰是一种信号完整性问题,几乎可以在两个导体彼此靠近的任何位置影响PCB功能。最好的串扰消除技术是插入空间或障碍以减少耦合的技术。在应用任何这些之前,必须首先识别串扰。Altium Designer提供了一个多功能信号分析工具,可用于诊断电路板的信号并确定要应用的最佳消除技术。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    391

    文章

    4548

    浏览量

    83013
  • 信号完整性
    +关注

    关注

    65

    文章

    1323

    浏览量

    94881
  • PCB打样
    +关注

    关注

    17

    文章

    2965

    浏览量

    21350
  • Altium Designer
    +关注

    关注

    47

    文章

    385

    浏览量

    44477
  • 可制造性设计

    关注

    10

    文章

    2062

    浏览量

    15288
  • 麦克斯韦
    +关注

    关注

    0

    文章

    19

    浏览量

    5673
  • 华秋DFM
    +关注

    关注

    20

    文章

    3480

    浏览量

    3871
  • PCB线路板打样

    关注

    9

    文章

    619

    浏览量

    5580
  • 可制造性设计分析

    关注

    4

    文章

    866

    浏览量

    5622
收藏 人收藏

    评论

    相关推荐

    PCB设计如何处理问题

    PCB设计如何处理问题        变化的信号(例如阶跃
    发表于 03-20 14:04

    高速电路信号完整性分析与设计—

    高速电路信号完整性分析与设计—是由电磁耦合引起的,布线距离过近,导致彼此的电磁场相互影响
    发表于 09-12 10:31

    高速互连信号的分析及优化

    高速数字设计领域里,信号完整性已经成了一个关键的问题,给设计工程师带来越来越严峻的考验。信号完整性问题主要为反射、
    发表于 05-13 09:10

    PCB设计-真实世界的(下)

    应该尽量满足3W原则,当然如果能约束布线的长度,很多时候会更容易满足信号完整性的要求。以下的结论基于源端匹配比较好,接收端阻抗较大的情况。1.带状线在线宽与线距相等时,饱和时率约为
    发表于 10-21 09:52

    PCB设计-真实世界的(上)

    )所示。 图13W规则只是一个笼统的规则,在实际的PCB设计,若死板地按照3W规则来设计会导致成本的增加。无法满足3W规则时,可以通过对的量化的理解,来改变一些其他的参数保持
    发表于 10-21 09:53

    基于信号完整性分析的高速PCB设计

    ,与信号本身的频率相比,信号边沿的谐波频率更高,信号快速变化的跳变(上升沿与下降沿)引发了信号传输的非预期效果。这也是信号
    发表于 01-07 11:30

    Altium Designer中进行信号完整性分析

    反射和的分析结果。Altium Designer信号完整性分析采用IC器件的IBIS模型,
    发表于 12-28 22:25

    原创|SI问题

    PCB设计,要均衡考虑布线空间与控制,遵循的规则可以理解为上面“3W”、“ 5H”两种规则的结合体:“3H规则”,即传输线之间的间距不小于3倍的传输线与参考平面的距离H。另外,
    发表于 10-10 18:00

    高速PCB板设计问题和抑制方法

    信号完整性问题。因此,在进行高速板级设计的时候就必须考虑到信号完整性问题,掌握信号完整性理论,进
    发表于 08-28 11:58

    PCB信号完整性

    确定该电路具有较好的信号完整性。反之,当信号不能正常响应时,就出现了信号完整性问题。  高速PCB
    发表于 11-27 15:22

    耦合的方式

    信号完整性中最基本的现象之一,在板上走线密度很高时的影响尤其严重。我们知道,线性无缘系
    发表于 05-31 06:03

    解决PCB设计消除的办法

    PCB电路设计中有很多知识技巧,之前我们讲过高速PCB如何布局,以及电路板设计最常用的软件等问题,本文我们讲一下关于怎么解决PCB设计消除
    发表于 11-02 09:19

    高速PCB设计信号完整性问题形成原因是什么?

    随着半导体技术和深压微米工艺的不断发展,IC的开关速度目前已经从几十M H z增加到几百M H z,甚至达到几GH z。在高速PCB设计,工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、
    发表于 03-17 06:52

    高速电路设计反射和的形成原因是什么

    高速PCB设计信号完整性概念以及破坏信号完整性原因
    发表于 04-27 06:57

    ADC电路造成串原因?如何消除

    上就会出现噪声。将采样的时间延长也无法消除。 想请教一下各路专家,造成串原因和如何消除
    发表于 12-18 08:27