0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DDR内存的前世、今生和未来!

SSDFans 来源:ssdfans 2020-08-21 16:34 次阅读

从1998年三星生产出最早的商用DDR SDRAM芯片到现在差不多已经过去20多年了,DRAM市场一直在发展,从DDR到DDR2,DDR3,DDR4,然后是即将进入市场的DDR5。今天我们来聊一下DDR的JEDEC规范。

什么是JEDEC?

JEDEC全称:JointElectron Device Engineering Council JEDEC是一个全球性的固态技术协会组织,理论上不隶属于任何一个国家或者政府实体,为半导体产业制定标准。包括很多方面,今天我们只关注DDR的相关规范。 DDR的开发是从1996年开始,对应JEDEC的规范 JESD79于2000年发布。JEDEC规范由两部分组成,一个是针对memory chip,另外一个是memory module。当然,随着RDIMM,LRDIMM的兴起,JEDEC相对应的制定出了RCD和Data Buffer的规范。我们今天主要聊JEDEC的SDRAM规范,也就是JESD79系列, 这里大家需要注意的是这个规范是针对DRAM芯片的,而不是内存条。有兴趣的同学可以去JEDEC网站上去下载相对应的规范,规范最后面的字母代表版本,比如JESD79-4C的C就代表目前针对DDR4 SDRAM的规范的版本是C。而JESD79后面的数字就代表了是DDR第几代。目前JEDEC网站上针对DDR5 SDRAM的规范还在制定当中,如果继续按照这个命名规律的话,应该是JESD79-5。

Name Doc
Double Date Rate (DDR) SDRAM JESD79F
DDR2 SDRAM Specification JESD79-2F
DDR3 SDRAM Standard JESD79-3F
DDR4 SDRAM JESD79-4C
DDR5: JEDEC DDR5 standard in currently in development NA

JEDEC的网站:www.jedec.org

下面这个表列举了JEDEC 规范从DDR到DDR5的主要变化,我们可以看到,为了配合整体行业对于性能,容量和省电的不断追求,规范的工作电压越来越低,芯片容量越来越大, IO的速率也越来越高。虽然目前DDR5的JEDEC规范还没有正式出台,但是我们可以从这个趋势以及现有网上的资料得到相同的结论。

Feature
/Option
DDR DDR2 DDR3 DDR4 DDR5*
Voltage
(VDDQ)
2.5V 1.8V 1.5V 1.2V 1.1V
Device
Width
x4, x8,
x16
x4,x8,
x16
x4, x8,
x16
x4,x8,
x16
x4, x8,
x16
Die
Density
64Mb~
1Gb
128Mb~
4Gb
512Mb~
8Gb
2Gb~
16Gb
8Gb~
64Gb
Data
Rates
200~
400MT/s
400~
800MT/s
800~
1600MT/s
1600~
3200MT/s
3200~
6400MT/s
Prefetch 2n 4n 8n 8n 16n
Bank 4 up to 8 8 4banks
pergroup
2 or 4
banks
per group
Bank
Group
NA NA NA 4 for
x4/X8;
2 for x16;
8 for
x4/x8;
4 forx16;
Burst
Length
2, 4 or 8 4 or 8 8 8 16

表 (一)

声明:目前DDR5的JEDEC标准还没有正式发布,因此这里所有的DDR5相关的数据来自于网上公开的数据,后续以JEDEC发布为准。同时,从DDR5开始,每根内存上有两个独立的通道。

从上面的表里面我们还可以看到,除了电压,容量和IO的速率变化之外,还列出了Bank,Bank Group,Prefetch和Burst Length的演进,bank数越来越多,到DDR4出现bank group,prefetch也从2n增加到4n,8n。那么这些变化之间有什么联系吗?DDR5又会有什么样的变化?要了解这些,我们需要回顾一下SDRAM的基本读写操作,以及DRAM的核心频率和IO频率。

Prefetch和burst length

虽然我们说现在DDR4的最大速率是3200MT/s, 但是这是指的DDR4的IO频率,即DDR4和memroy controller之间的接口数据传输速率。那么DRAM是怎么实现用比较低的核心传输频率来满足日益高涨的高速IO传输速率的需求呢?这就是靠prefetch来实现的。

Prefetch Core
Frequency
IO CLK
Frequency
IO
Data Rate
SDRAM NA 100-150
MHz
100-150
MHz
100-150
Mbps
DDR 2 100-200
MHz
100-200
MHz
200-400
Mbps
DDR2 4 100-200
MHz
200-400
MHz
400-800
Mbps
DDR3 8 100-266
MHz
400-1066
MHz
800-2133
Mbps
DDR4 8 100-266
MHz
800-1600
MHz
1600-3200
Mbps
DDR5* 16 100-266
MHz
1600-3200
MHz
3200-6400
Mbps

表 (二)

从DDR开始到DDR3很好理解,Prefetch相当于DRAM core同时修了多条高速公路连到外面的IO口,来解决IO速率比内部核心速率快的问题,IO数据速率跟核心频率的倍数关系就是prefetch。那么这么一路增加prefetch,到了DDR4为什么不继续增加prefetch了呢?因为prefetch的增加对应的就是burst length的有可能相应增加。怎么理解prefetch和burst length之间的关系呢?Prefetch跟DRAM核心频率和IO频率之间的比例相关,而burst length的长度跟CPU的cache line大小有关。Burst length的长度有可能大于或者等于prefetch。但是如果prefetch的长度大于burst length的长度,就有可能造成数据浪费,因为CPU一次用不了那么多。所以从DDR3到DDR4,如果在保持DDR4内存data lane还是64的前提下,继续采用增加prefetch的方式来提高IO速率的话,一次prefetch取到的数据就会大于一个cache line的大小 (512bits),对于目前的CPU系统,反而会带来性能问题。那么DDR4是怎么解决的呢?

Bank Group

我们注意到在表一里面,到了DDR4出现了Bank Group,这就是DDR4在不改变prefetch的情况下,能继续提升IO速率的秘密武器。DDR4利用Bank group的interleave,实现IO速率在DDR3基础上进一步提升。

图一:DDR1

图二:DDR2

图三:DDR3

图四:DDR4

从上面的图四中可以看到,每个bank group有自己的global IO,这样就可以利用bank group的interleave来进一步解决内部速度和外部速度不匹配的问题。相当于在DDR3的基础上继续修了并行的相对比较慢的高速公路搭到外面的超高速单行道。 到了DDR5,我们还能继续利用Bank Group的interleave来实现提升IO速率的目的吗?如果继续这样做的话,对于速率提升的效果就很有限,所以到了DDR5还是走到了增加prefetch的方向。DDR5的prefetch是16,那么怎么解决我们前面提到的cache line大小的问题呢?DDR5采取的方式是减少DIMM data lane的数量,从64个data lane降低到32个data lane,从而继续保持64 Byte的cache line大小。 从以上JEDEC DDR到DDR4的发展历史,我们可以看到,DRAM的演进就是在为CPU系统架构服务的基础上,围绕着成本、降低电源消耗、加大容量、提高IO速率来不断演进。基于DRAM操作的原理,最大化的提高DRAM的使用率。因此,我们也可以看到DDR5提供了更多的bank数量和更加细化的refresh粒度等等,这些都是为了物尽其用,提高系统性能。我们在后续的文章中,会继续介绍DRAM的基本性能以及DDR5的新功能。

最后留给大家的问题:对于DDR4,bank group与group之间是tCCD_L还是tCCD_S?为什么?

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    327

    文章

    24180

    浏览量

    201072
  • DDR
    DDR
    +关注

    关注

    9

    文章

    669

    浏览量

    64116
  • 内存
    +关注

    关注

    8

    文章

    2737

    浏览量

    72614

原文标题:来啦!DDR内存的前世、今生和未来!

文章出处:【微信号:SSDFans,微信公众号:SSDFans】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表

    电子发烧友网站提供《完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表.pdf》资料免费下载
    发表于 03-13 10:16 0次下载
    完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2和<b class='flag-5'>DDR</b>3<b class='flag-5'>内存</b>电源解决方案同步降压控制器数据表

    DDR6和DDR5内存的区别有多大?怎么选择更好?

    DDR6和DDR5内存的区别有多大?怎么选择更好? DDR6和DDR5是两种不同的内存技术,它们
    的头像 发表于 01-12 16:43 3178次阅读

    科赋CRAS V RGB DDR5-7600内存评测

    DDR4年代,芝奇与阿斯加特成功完成逆袭,从原先的落落无名转变为如今受到广大DIY玩家追捧的内存厂商。
    的头像 发表于 12-29 10:41 276次阅读
    科赋CRAS V RGB <b class='flag-5'>DDR</b>5-7600<b class='flag-5'>内存</b>评测

    二极管的前世今生

    二极管的前世今生
    的头像 发表于 12-14 18:35 452次阅读
    二极管的<b class='flag-5'>前世</b><b class='flag-5'>今生</b>

    情感语音识别的前世今生

    的支持。本文将探讨情感语音识别的前世今生,包括其发展历程、应用场景、面临的挑战以及未来发展趋势。 二、情感语音识别的发展历程 起步阶段:早期的情感语音识别技术主要依赖于声谱分析、特征提取等传统信号处理方法,但这
    的头像 发表于 11-12 17:33 283次阅读

    带你探索吹风筒的前世今生【其利天下高速风筒方案开发】 

    电吹风作为如今生活中不可或缺的小家电之一,这个看似简单的设备,已经走过了漫长的发展历程,从它的前世今生,经历了许多变革和创新,本文将带您穿越时间,探索其前世
    的头像 发表于 11-02 16:15 799次阅读
    带你探索吹风筒的<b class='flag-5'>前世</b><b class='flag-5'>今生</b>【其利天下高速风筒方案开发】 

    DDR4和DDR3内存都有哪些区别?

    DDR4和DDR3内存都有哪些区别? 随着计算机的日益发展,内存也越来越重要。DDR3和DDR4
    的头像 发表于 10-30 09:22 4174次阅读

    XMP DDR5 8000内存性能测试详解

    在全默认设置的情况下,影驰HOF OC Lab幻迹S DDR5 8000内存的工作速率为DDR5 4800,延迟设定为40-40-40-76,因此在这个设置下它的内存性能并不突出,与普
    发表于 09-15 10:40 784次阅读
    XMP <b class='flag-5'>DDR</b>5 8000<b class='flag-5'>内存</b>性能测试详解

    ddr5的主板可以用ddr4内存吗 几代CPU才能上DDR5

    DDR5的主板不支持使用DDR4内存DDR5(第五代双倍数据率)和DDR4(第四代双倍数据率)是两种不同规格的
    发表于 08-09 15:36 1.3w次阅读

    可制造性案例│DDR内存芯片的PCB设计

    DDR是运行内存芯片,其运行频率主要有100MHz、133MHz、166MHz三种,由于DDR内存具有双倍速率传输数据的特性,因此在DDR
    的头像 发表于 07-28 13:12 1948次阅读
    可制造性案例│<b class='flag-5'>DDR</b><b class='flag-5'>内存</b>芯片的PCB设计

    点亮乡村孩子科学梦 走进vivo实验室探访手机生产“前世今生

    和8位乡村教师,帮助乡村儿童打开视野,赋能乡村美育。作为“vivo童画未来夏令营”项目中一个重要环节,在7月27日下午,孩子们来到了vivo全球总部,实地探访vivo手机实验室,了解手机生产的“前世今生”,激发创造力和想象力,感
    的头像 发表于 07-28 11:20 302次阅读

    DDR内存终端电源

    本设计笔记显示了用于工作站和服务器的高速内存系统的双倍数据速率 (DDR) 同步 DRAM (SDRAM)。使用MAX1864 xDSL/电缆调制解调器电源,电路产生等于并跟踪VREF的终止电压(VTT)。
    的头像 发表于 06-26 10:34 561次阅读
    <b class='flag-5'>DDR</b><b class='flag-5'>内存</b>终端电源

    【技术分享】蓝牙技术的前世今生

    蓝牙是一种支持设备短距离通信的低功耗、低成本无线电技术。它利用短程无线链路取代专用电缆,便于人们在室内或户外流动操作。那么这种技术为什么叫蓝牙?又历经了怎样的发展?本文将带你了解蓝牙技术的前世今生
    的头像 发表于 05-12 10:20 519次阅读
    【技术分享】蓝牙技术的<b class='flag-5'>前世</b><b class='flag-5'>今生</b>

    蓝牙技术的前世今生

    蓝牙是一种支持设备短距离通信的低功耗、低成本无线电技术。它利用短程无线链路取代专用电缆,便于人们在室内或户外流动操作。那么这种技术为什么叫蓝牙?又历经了怎样的发展?本文将带你了解蓝牙技术的前世今生
    的头像 发表于 05-09 09:46 1625次阅读
    蓝牙技术的<b class='flag-5'>前世</b><b class='flag-5'>今生</b>

    《ChatGPT的前世今生》南航李丕绩教授的解析

    今天分享南京航空航天大学——李丕绩教授做的464页PPT《ChatGPT的前世今生》。从人工智能发展史,AI十年回顾,自然语言处理,ChatGPT诞生,模型分析,大模型应用,ChatGPT 可以
    的头像 发表于 04-17 11:50 1737次阅读