侵权投诉

基于采集板ICS554和FPGA器件实现高速实时波束形成器的设计

2020-08-14 09:19 次阅读

引 言

雷达作为一种特殊的无线电装备,也必然遵循从模拟到数字再到软件化这样的发展道路。数字波束形成技术被视为新一代雷达所必须采用的技术,它保留了天线阵列单元信号的全部信息,并可采用先进的数字信号处理技术对阵列信号进行处理,可以获得优良的波束性能,方便地得到超分辨和低副瓣的性能,实现波束扫描、自校准和自适应波束形成等。正是由于以上特点,DBF技术的成功应用必将对现代雷达技术的发展产生重大的影响。

在数字波束形成技术的工程化过程中,也遇到了一些问题。主要包括:数据传输量太大,尤其当阵元数较多时,这样就限制了通道的增加;来波方向估计和权值更新计算量太大,使得权值更新速度比较慢,无法在一些高速运动的载体上使用;当阵列数较多时,高速实时波束形成器的复乘运算耗费较多的资源,尤其是需要形成多个波束的情况下。原来的DBF系统就遇到数据传输瓶颈问题,采样数据只能通过PCI总线进行传输,无法保证所有通道的数据都实时传输,因而只能做需求数据较少的测向工作,并不能做实时波束形成。为了克服这些困难,这里将测向数据和波束形成数据分开进行传输,采用LVDS技术解决多通道高速数据传输,选择内置高性能DSP内核的高密度FPGA并行实现波束形成中的大量复乘运算。

1 DBF系统组成

DBF系统包括阵列接收天线、多通道接收机、多通道数据采集板、FPGA波束形成板、DSP权值计算板、外部时钟触发模块、工控机等单元,如图1所示。接收机一般采用超外差方式,实现阵列接收信号的下变频、滤波,并将信号放大至A/D变换所需的水平。DBF系统最主要的功能就是实现来波方向估计(测向)和波束形成,DSP权值计算板承担来波方向估计和权值计算任务,权值计算要根据测向结果和波束扫描,以及对抗干扰的要求综合考虑得到,FPGA波束形成板承担全阵波束形成任务。波束形成器根据权值计算结果,通过对数字化的阵列单元接收信号进行复加权运算,形成所需的接收数字波束。

该系统中,由4块四通道采集板ICS554实现16阵元中频信号的模/数转换和数字下变频。为了实现所有通道的同步,采集板均工作在外部信号触发模式,外部采样时钟完全同步;来波方向估计和权值更新计算由DSP权值计算板完成,运算需要的每个通道数据量通常并不大,ICS554将测向所需数据通过PCI总线传送给DSP权值计算板;FPGA波束形成板要实现全阵的波束形成,就要对每个通道的数据复加权求和,得到最终所需的波束,因而需要传输数据量很大,4块ICS554通过LVDS将高速数据传输到FPGA波束形成板;权值由DSP权值计算板计算完成后,通过自定义的串口通信发送到FPGA波束形成板。

基于采集板ICS554和FPGA器件实现高速实时波束形成器的设计

2 实时数字波束形成器设计

2.1 高速数据采集与传输

该系统中,由于信号带宽比较宽,选择ICS公司四通道的采集板ICS554实现数据采集任务,ICS554是ADC和数字下变频(DDC)集成化的产品。ADC决定了系统的动态范围,依据ADC的位数K,以每位6 dB增加,并随着以dB表示的并行接收通道数目N增加。ICS554的组成如图2所示,它主要包括4个独立的14 b/105 MHz模/数变换器AD6645,4个正交下变频器(QDDC)GC4016,1个100万门的用户可编程FPGA(Xilinx XC2V1000),2个512 KB的FIFO和1个PCI接口芯片QC5064。其中,AD6645的输入信号带宽可达50kHz~200 MHz,最大无虚假动态范围(SFDR)为92 dB(10 MHz±50 kHz),每个GC4016内部包括4个独立的DDC通道,每个通道都可独立控制其本振频率和初始相位,频率分辨优于24 MHz,全频段的覆盖使得每个GC4016共享共同的射频前端与A/D转换器,大容量的FIFO用于缓冲输出数据,FPGA则可用于对输出信号进行初步处理。ICS554具有较高的稳定性,优异的非线性以及正交等系统特性,灵活性比较强。ICS554的可编程控制参数通过配置不同的寄存器来完成。

该系统共16个天线单元,A/D采样频率105 MHz,经过数字下变频后形成30 MHz的I,Q两路24 b数据流,如果将所有数据传输到后端FPGA波束形成板进行处理,那么每块ICS554采集板每秒需要传输的数据量为:

4×2×24×30 Mb/s=5.625 Gb/s

考虑到采集板ICS554并未提供更高性能的数据传输总线,要实现5.625 Gb/s流量的数据传输很困难,因此利用板上预留给用户的FPGA资源,先在采集板中做一次子阵的波束合成,将同一采集板4通道的I,Q两路数据进行加权求和,得到合成的I,Q数据,数据流量降低为1 440 Mb/s。

采集板ICS554与FPGA波束形成板之间的连接采用LVDS技术,低电压差分信号(Low Voltage Dif-ferential Signaling,LVDS)是一种用低摆幅的差分电压串行传输信号的技术。这种信号能在差分PCB导线对或平衡电缆上以几百Mb/s,甚至上Gh/s的速率传输,具有低电压、低辐射、低功耗、低成本、强抗干扰能力和可内含时钟等优点,尤其适用于对传输距离有要求设备间的高速数据传输。但是,LVDS只定义了信号电气规范,作为一个完整的数据通信规范还需要相应的数据传输控制。为了提高效率,使用不含帧结构的数据直接传输,同时为了尽量增加数据传输的通道,取消发送端和接收端之间的控制信号,使用不连续的发送端时钟.仅在发送端数据有效时,给出发送时钟。这种情况下,接收端可以使用一个高于发送时钟的连续时钟对发送时钟进行采样来确定数据是否有效。

采集板ICS554本身给用户预留有64个通用I/O口,可以将其配置为LVDS的I/O口,这样可以提高数据传输能力和抗干扰性能。数据传输流程如图3所示,ICS554内部FPGA先将24 b的I,Q数据流并/串转换。VHDL语言的状态机实现并/串转换很容易,然后由LVDS发送模块将LVTTL信号转换成LVDS信号进行发送,接收端FPGA波束形成板首先将接收到的LVDS信号转换成LVTTL信号,然后进行数据同步,再经过串/并转换,将串码恢复成24 b的I,Q数据。由于利用ICS554提供给用户的通用I/O口配置为LVDS差分对,差分对的相位、互耦等都没有很好的考虑,而且不能采用专用的平衡电缆连接,因而必须降低传输速率,以减小传输误码率,增强可靠性,同时考虑配置9位的LVDS口,8位并行传输数据,1位发送时钟信号,LVDS传输速率为:

30×2×24/8=180 Mb/s

实际测试也表明,180 Mb/s的传输速度LVDS差分对能够可靠的工作,FPGA波束形成板正确地接收到采集板ICS554的数据。

2.2 实时波束形成计算

如前所述,整个实时波束形成分为两次,首先在采集板ICS554中完成子阵波束形成,然后再到FPGA波束形成板中实现全阵的波束形成,如何保证整个计算的实时性是关键。

波束的形成,其实就是对A/D变换后数字信号进行幅度和相位加权,波束的特性如波束指向、副瓣电平、主瓣宽度等完全由权值决定。权值计算主要考虑两方面的因素,首先要对各通道进行幅相校准,克服各通道不一致和互耦的影响,然后实现空域滤波,完成希望的波束指向。首先幅相校准,对于第i单元:

式中:δφi,△ai分别为第i通道与标准通道的相位差和幅度比值。若要实现空域滤波则需要在此基础上增加阵因子对幅度和相位加权。

式中:φi为第i通道相位加权值;αi为幅度加权值,可以根据不同的波束性能要求(主瓣宽度、旁瓣电平、零陷位置)灵活选择不同的幅度加权形式,得到不同的αi,权值矩阵W也会有所不同。权值更新计算由DSP处理板完成。

最初的子阵波束形成需实现四通道单元的波束形成,即对4路中频数字I,Q两路信号复加权求和:

式中:Iout,Qout为4通道波束形成后I,Q两路输出结果;ωir,ωii分别为第i单元权值的实部、虚部。由于ICS554采样频率比较高,而FPGA片内剩余可利用的资源比较多,在这里采用并行复乘运算,运用ISE软件IP核设计映射出4个独立的复乘运算单元,片内VHDL程序设计如图4所示。

用4块采集板ICS554独立进行子阵波束形成,然后将结果Iout,Qout输出给FPGA波束形成板进行复求和,最终得到16个天线单元的全阵合成波束。考虑FPGA运算的复杂性,选用内含DSP内核的Xilinx公司的XC3SD3400A芯片,该芯片性价比非常高,内含的DSP内核XtremeDSP DSP48A运算速度可以达到250 MHz,差分I/O传输速率可达到622 Mb/s。要保证整个波束形成运算的实时性,主要从采集板子阵波束形成运算、数据传输、FPGA板全阵波束形成运算三个方面测试分析。全阵波束形成运算主要是在XC3SD3400A内做复数加法运算,加法运算最高可以到250 MHz,远远高于数字下变频后数据流速度。子阵波束形成运算则是在XC2V1000内做四通道并行复乘运算和复加运算,片内复乘流水线、复加运算时钟频率可达420 MHz。实际上,子阵和全阵波束形成的运算能力都是足够的,整个系统的主要瓶颈还是数据传输,数据传输流量大,数据传输I/O口位宽达8位,在数据传输环节,将低速多位并行数据用倍频时钟转换成250 MHz高速串行数据;在接收端,使用移位寄存器实现串/并转换就可以得到低速并行数据。仿真和实际测试也表明,能够保证整个系统波束形成运算的实时性。

3 结 语

这里设计的高速实时波束形成器,改善了原DBF系统,不仅可完成测向工作,同时实现了高速数据传输和全阵的实时数字波束形成。系统是基于采集板ICS554搭建的,ICS554虽然是一款高性能的4通道采集板,但是它成本高,而且只提供PCI接口,没有提供其他高性能的数据传输接口,当阵元数更多时其可扩展性并不强。为了达到数据传输能力的要求,采用了多组LVDS差分对数据进行传输,虽然实现了要求的速度,但是连接电缆太多,互耦影响大、传输距离短。因而,后续的系统设计中,利用FPGA集成速度更快的高速串行差分RocketIO通道、光纤传输等技术来改善性能,提高系统可扩展性。

责任编辑:gt

收藏 人收藏
分享:

评论

相关推荐

基于DSP开发工具DSP Builder软件实现无线电可控数字调制器的设计

软件无线电(software defined radio)是由J.Mitola在1992年提出的一个....
发表于 09-21 18:00 60次 阅读
基于DSP开发工具DSP Builder软件实现无线电可控数字调制器的设计

光纤连接器的类型有哪些如何进行光纤连接器的检修

随着光纤生产技术的飞速发展,光缆的价格逐步低于同轴电缆的价格,使得CATv网络以光缆逐步替换电缆有了....
发表于 09-21 17:46 48次 阅读
光纤连接器的类型有哪些如何进行光纤连接器的检修

基于TMS320F2812 DSP芯片实现网络化DNC设计方案

DNC是Direct Numerical Control或DistributedNumerical ....
发表于 09-21 17:43 44次 阅读
基于TMS320F2812 DSP芯片实现网络化DNC设计方案

基于EP2S60型FPGA芯片的LDPC码快速编码的实现设计

低密度奇偶校验(Low Densitv Paritv Check,LDPC)码已成为当今信道编码领域....
发表于 09-21 17:23 40次 阅读
基于EP2S60型FPGA芯片的LDPC码快速编码的实现设计

DSP里的PWM死区

通常,大功率电机、变频器等,末端都是由大功率管、IGBT等元件组成的H桥或3相桥。每个桥的上半桥和下....
的头像 玩转单片机 发表于 09-21 16:46 43次 阅读
DSP里的PWM死区

简要介绍各种接口协议和标准

LVDS常常用在具有“源同步”时钟系统的数据转换器中,不过这并不是LVDS标准的一部分。在这种设置中....
的头像 玩转单片机 发表于 09-21 16:42 53次 阅读
简要介绍各种接口协议和标准

未来DSP芯片设计及制造的发展趋势如何?

DSP芯片,即能够实现数字信号处理技术的芯片。DSP芯片的内部采用程序和数据分开的哈佛结构,具有专门....
的头像 我快闭嘴 发表于 09-21 16:08 123次 阅读
未来DSP芯片设计及制造的发展趋势如何?

高云半导体推出适用于人工智能边缘计算的GoAI ™ 2.0

使用GoAI™ 2.0,无需FPGA RTL或微处理器C/C++编程。 GoAI™ 2.0 SDK自....
发表于 09-21 12:50 104次 阅读
高云半导体推出适用于人工智能边缘计算的GoAI ™ 2.0

关于 DDR时序约束常见的ERROR问题

DDR时序约束常见的ERROR 时钟约束,在约束的模块中未找到定义的变量,这个一般是在IP核例化中出现,需要把原始文件加...
发表于 09-21 10:48 0次 阅读
关于 DDR时序约束常见的ERROR问题

个人学习经验,ARM、DSP、FPGA比较

学习CPU,首先就是要了解其指令集,然后了解去指令执行的方式,然后针对具体的芯片了解其外围电路,程序都是用C写的 对比应...
发表于 09-21 10:42 0次 阅读
个人学习经验,ARM、DSP、FPGA比较

PDF资料数字信号处理在FPGA上实现和FPGA的多路回声消除算法的实现

发表于 09-21 10:14 0次 阅读
PDF资料数字信号处理在FPGA上实现和FPGA的多路回声消除算法的实现

PDF资料,基于Virtex-4 FPGA的低功耗图像融合系统和FPGA的数字电压表设计

发表于 09-21 10:05 0次 阅读
PDF资料,基于Virtex-4 FPGA的低功耗图像融合系统和FPGA的数字电压表设计

基于32位浮点DSP芯片TMS320C6713实现语音编解码系统的设计

本系统使用TI公司浮点型DSP TMS320C6713实现G.723.1等语音编解码,为G.723.....
发表于 09-21 09:58 48次 阅读
基于32位浮点DSP芯片TMS320C6713实现语音编解码系统的设计

人工智能庞大的代码库是如何实现安全存储的

对于人工智能 (AI) 带来的创新潜能,各个市场领域的嵌入式系统开发商皆展现浓厚兴趣。但其实若就「创....
发表于 09-21 08:00 9次 阅读
人工智能庞大的代码库是如何实现安全存储的

示波器问题,新手上路只能靠强大的网络

、件中有图,终于找到,我理想的图纸了,感谢强大网络 图中,AD8370,,我查了,资料,是不是,就是代替,4051这样的电路,而且...
发表于 09-20 20:34 1次 阅读
示波器问题,新手上路只能靠强大的网络

28035芯片串口在线升级后CLA没运行,想知道是CMD没配置好吗?boot层和应用层的CMD应作哪些区分呢?

目标:TI 28035芯片 实现功能:通过串口在线升级(自己写bootloader) 目前进展:已经可以实现上位机通过串口给DSP在线升...
发表于 09-19 17:25 0次 阅读
28035芯片串口在线升级后CLA没运行,想知道是CMD没配置好吗?boot层和应用层的CMD应作哪些区分呢?

通过利用数字信号处理器的体系结构特性提高编码效率

数字信号处理器(DSP)在性能、外设、功耗和价格上已经结合得非常好了,许多系统工程师希望利用DSP的....
发表于 09-19 17:00 157次 阅读
通过利用数字信号处理器的体系结构特性提高编码效率

基于TMS320VC5410数字信号处理器实现引导装载系统的设计方案

DSP系统的引导装载是指在系统加电后,系统自行将一段存储在外部非易失性存储器中的代码移植到内部DSP....
发表于 09-19 16:15 101次 阅读
基于TMS320VC5410数字信号处理器实现引导装载系统的设计方案

单片PLL频率合成器TSA5059的特点性能及典型应用电路

TSA5059是专门为数字卫星接收机的调谐系统设计的单片PLL频率合成器,它的工作频率可达2.7GH....
的头像 电子设计 发表于 09-19 16:10 143次 阅读
单片PLL频率合成器TSA5059的特点性能及典型应用电路

技术创新与生态建设并重,英特尔FPGA西部创新中心释放新动能

现在是全面计算创新的时代,需要各种各样的架构创新推动计算往前发展。英特尔FPGA和eASIC产品以及....
的头像 牵手一起梦 发表于 09-19 14:25 364次 阅读
技术创新与生态建设并重,英特尔FPGA西部创新中心释放新动能

基于CYCLONE II经济型FPGA实现编码器/解码器的设计

WTB的有效帧格式包括帧头、HDLC帧数据格式、终止分界符。其中HDLC帧数据格式与ISO3309中....
发表于 09-18 20:25 78次 阅读
基于CYCLONE II经济型FPGA实现编码器/解码器的设计

基于DSP的嵌入式系统实现擦写片外FLASH器件

在DSP系统的设计中,经常要使用片外存储器扩充系统存储空间。特别是当DSP的片内数据存储器和程序存储....
的头像 电子设计 发表于 09-18 16:49 318次 阅读
基于DSP的嵌入式系统实现擦写片外FLASH器件

基于Blackfin系列处理器和操作系统实现数据采集系统的设计

在数据采集系统中,数字处理是系统核心内容之一;然而随着科技发展,越来越多的功能需求使得采集系统的外设....
的头像 电子设计 发表于 09-18 16:38 303次 阅读
基于Blackfin系列处理器和操作系统实现数据采集系统的设计

松下和Octasic将sXGP合作扩展之基于5G和5G以外无线网络应用

松下和Octasic将结合双方的资源和专长,在应用于B2B、航空电子非地面网络以及其他关键任务垂直市....
的头像 牵手一起梦 发表于 09-18 16:21 308次 阅读
松下和Octasic将sXGP合作扩展之基于5G和5G以外无线网络应用

FPGA的开发实用教程资料总结

可编程逻辑器件( Programmable Logic Device ,PLD)起源于20 世纪70....
发表于 09-18 15:57 40次 阅读
FPGA的开发实用教程资料总结

使用高速SPI Nor Flash的FPGA配置

NOR闪存广泛用作FPGA的配置设备。FPGA在工业和通信及汽车ADAS应用中的使用取决于NOR Flash的低延迟和高数据吞...
发表于 09-18 15:18 0次 阅读
使用高速SPI Nor Flash的FPGA配置

DONT_TOUCH约束

        对设计中的信号施加DONT_TOUCH约束,可以避免这些信号在综合编译过程中被优化...
发表于 09-18 14:24 303次 阅读
DONT_TOUCH约束

DSPC600入门必看

DSPC6000系列入门必看 如何选择外部时钟? DSP的内部指令周期较高,外部晶振的主频不够,因此DSP大多数片内均有PLL...
发表于 09-18 10:44 0次 阅读
DSPC600入门必看

学FPGA必备,FPGA设计的8大重要知识点。

1. 面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量,对于FPGA可以用消耗的FF(触发器...
发表于 09-18 10:32 0次 阅读
学FPGA必备,FPGA设计的8大重要知识点。

ZCU106开发板的用户指南免费下载

ZCU106是一款基于ZU7EV硅部件和封装在16 nm FinFET Zynq UltraScal....
发表于 09-18 08:00 29次 阅读
ZCU106开发板的用户指南免费下载

基于低成本FPGA或CPLD实现家电节能电机控制系统的设计

电能的高效率应用能够使家用电器成本降低并保护环境。绝大多数的家用电器,如电冰箱、洗衣机、烘干机、洗碗....
发表于 09-17 21:02 238次 阅读
基于低成本FPGA或CPLD实现家电节能电机控制系统的设计

足足306页Xilinx FPGA ,对于如此之多的内容该如何消化吸收呢?

FPGA 设计是有章可循的,如果用的是 Xilinx 的 FPGA,这个章就是 UG949。最新版的....
的头像 FPGA开发圈 发表于 09-17 18:12 245次 阅读
足足306页Xilinx FPGA ,对于如此之多的内容该如何消化吸收呢?

基于FPGA的低压差正压可调稳压器应用电路设计

LDO(低压差线性稳压器),FPGA需要3.3V、2.5V和1.2V,可选用凌力尔特LINEAR:L....
发表于 09-17 16:26 200次 阅读
基于FPGA的低压差正压可调稳压器应用电路设计

如何在SIMULINK环境下实现图形化直接生成代码

在电力电子数字控制系统中,DSP的使用非常广泛,但DSP的编程比较繁琐,寄存器配置复杂,其程序修改,....
发表于 09-17 16:07 23次 阅读
如何在SIMULINK环境下实现图形化直接生成代码

现场可编程门阵列在广播视频系统中的应用分析

视频资源的丰富。与以前只有在特别的演播室制作和重大事件的报道相比,现在可在每个社区和商家制作。视频资....
发表于 09-17 15:16 38次 阅读
现场可编程门阵列在广播视频系统中的应用分析

使用Quartus II编程CPLD和FPGA设备的教程说明

Quartus II软件为使用Altera?FPGA和CPLD设备进行设计的系统设计师提供了一个完整....
发表于 09-17 14:41 23次 阅读
使用Quartus II编程CPLD和FPGA设备的教程说明

FPGA设计的基本流程和规范与验证方法详细说明

设计的整体视划设计规模的初步估计,大致应该选择哪一层次的设计时序的宏观规划频率和时钟结构;可能的关键....
发表于 09-17 14:40 30次 阅读
FPGA设计的基本流程和规范与验证方法详细说明

FPGA内部结构的详细介绍

本文主要以Xilinx Virtex Ⅱ系列为例,对FPGA 内部结构作简要介绍,其内容主要来自Xi....
发表于 09-17 14:40 41次 阅读
FPGA内部结构的详细介绍

Microchip发布业界首款基于RISC-V指令集架构的SoC FPGA开发工具包

免费和开源的 RISC-V 指令集架构(ISA)的应用日益普遍,推动了经济、标准化开发平台的需求,该....
发表于 09-17 12:56 459次 阅读
Microchip发布业界首款基于RISC-V指令集架构的SoC FPGA开发工具包

基于数字信号处理器实现曼彻斯特编码系统的设计

用于数字基带传输的码型种类较多,Manchester码是其中常用的一种。Manchester码是一种....
发表于 09-17 12:26 207次 阅读
基于数字信号处理器实现曼彻斯特编码系统的设计

共模输入范围对于ADC的重要性,如何设置范围

输入共模电压范围(Vcm)对于包含了基带采样和高速ADC的通信接收机设计非常重要,尤其是采用直流耦合....
发表于 09-17 10:21 194次 阅读
共模输入范围对于ADC的重要性,如何设置范围

Pico示波器2204A的性能特点及应用解决方案分析

在这里主要介绍Pico的2204A示波器,它的费用非常低。2204A只有10MHz的带宽,这个看起来....
发表于 09-17 09:09 120次 阅读
Pico示波器2204A的性能特点及应用解决方案分析

M306无线收发芯片的数据手册免费下载

M306是一款低成本,高集成度的 2.4GHz 的无线收发芯片。工作在2.400~2.483GHz世....
发表于 09-17 08:00 20次 阅读
M306无线收发芯片的数据手册免费下载

基于Altera Cyclone系列FPGA器件实现开发板的方案设计

可以断定FPGA在结构、密度、功能、速度和灵活性方面将得到进一步的发展。随着工艺和结构的改进,FPG....
发表于 09-16 20:44 86次 阅读
基于Altera Cyclone系列FPGA器件实现开发板的方案设计

基于CPLD/FPGA器件实现主从式下载开发系统的应用方案

当前在EDA领域,只要具备台式或笔记本电脑并装有工具软件,就可以方便地对可编程ASIC(CPLD/F....
发表于 09-16 20:17 78次 阅读
基于CPLD/FPGA器件实现主从式下载开发系统的应用方案

使用FPGA设计流水线的资料和程序详细概述

流水线设计是用于提高所设计系统运行速度的一种有效的方法。为了保障数据的快速传输,必须使系统运行在尽可....
发表于 09-16 17:49 25次 阅读
使用FPGA设计流水线的资料和程序详细概述

如何进行DSP的软件编程及使用算法实现的学习教程说明

本文档的主要内容详细介绍的是如何进行DSP的软件编程及使用算法实现的学习教程说明包括了: DSP应用....
发表于 09-16 17:49 30次 阅读
如何进行DSP的软件编程及使用算法实现的学习教程说明

如何学习DSP学习经验说明

数字信号处理简称dSP,是进行数字信号处理的专用芯片,是伴随着微电子学、数字信号处理技术、计算机技术....
发表于 09-16 15:42 69次 阅读
如何学习DSP学习经验说明

FPGA 和 ASIC 到底谁会取代谁?

FPGA要取代ASIC了,这是FPGA厂商喊了十多年的口号。可是,FPGA地盘占了不少,ASIC也依....
的头像 inr999 发表于 09-16 14:47 112次 阅读
FPGA 和 ASIC 到底谁会取代谁?

FPGA电源设计的铁氧体磁珠应用笔记

磁珠这玩意虽好,但也不能贪杯哟,硬件菌在决定服用磁珠之前,老wu建议先看看下这份 Altera 公司....
发表于 09-16 12:38 139次 阅读
FPGA电源设计的铁氧体磁珠应用笔记

基于处理器实现USB 0TG控制器芯片的IP核应用设计

OTGl.Oa补充规范对USB2.O进行的最重要扩展是其更具节能性、电源管理,并允许设备以主机和外设....
发表于 09-15 17:32 87次 阅读
基于处理器实现USB 0TG控制器芯片的IP核应用设计

FPGA与ADC数字数据输出接口的协议及标准

场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种....
的头像 玩转单片机 发表于 09-15 10:29 234次 阅读
FPGA与ADC数字数据输出接口的协议及标准

如何使用FPGA和分布式算法实现FIR低通滤波器的设计

在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘加结构相比,具有并行处理的高....
发表于 09-14 17:49 88次 阅读
如何使用FPGA和分布式算法实现FIR低通滤波器的设计

基于DSP+ARM双处理器构架实现Qtopia Core应用程序的开发设计

此时在开发板运行 Qtopia Core应用程序后,触摸屏还不能正确响应用户的点击,主要原因是目标板....
的头像 电子设计 发表于 09-14 17:39 924次 阅读
基于DSP+ARM双处理器构架实现Qtopia Core应用程序的开发设计

电源转换芯片电路设计及上电顺序设计

作为一个硬件设计的小菜鸟,在画项目电源设计部分的原理图时,遇到许多问题,现在对遇到的问题和解决心得做....
发表于 09-14 17:22 111次 阅读
电源转换芯片电路设计及上电顺序设计

Credo发布5款光通信DSP产品,满足数据中心建设对光模块的海量需求

光通信今年最热门的发展方向是什么?一是5G,二是数据中心。在近日举办的2020中国光博会上,多数展商....
的头像 牵手一起梦 发表于 09-14 16:01 233次 阅读
Credo发布5款光通信DSP产品,满足数据中心建设对光模块的海量需求

使用电源控制器实现电源排序的电路设计

ASIC、FPGA和DSP可能需要多个电源电压,而这些电源电压的启动顺序有种种限制。通常电压值最高的....
的头像 39度创意研究所 发表于 09-14 15:32 571次 阅读
使用电源控制器实现电源排序的电路设计

复杂情况下的PCB设计解决方案

日前,Mentor Graphics公司对其PCB设计解决方案进行整合,发布了全新版本Xpediti....
的头像 PCB线路板打样 发表于 09-14 10:14 271次 阅读
复杂情况下的PCB设计解决方案

LC75056PE 带Bongiovi DPS的汽车音响DSP

信息 LC75056PE是一款数字声音处理器,它将音频信号处理器,A / D,D / A和音量集成到单个芯片中,这是汽车音频DSP的先决条件。程序从内部闪存ROM下载到DSP RAM中。 硬件: 模拟输入(立体声) 模拟输入(单声道) ADC 24位 DAC 24位+ EVR 数字输入(IIS) 数字输出(IIS) 采样率转换器(SRC) 主微控制器串行接口 DSP(24位) 电源电压 逻辑(DSP):1.5V PLL电路:3.3V 晶体振荡,数字I / O电源:3.3V CODEC模拟电源:3.3V 电路图、引脚图和封装图...
发表于 04-18 20:26 140次 阅读
LC75056PE 带Bongiovi DPS的汽车音响DSP

THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

信息描述The THS1009 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1009 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1009C is characterized for operation from 0°C to 70°C, and the THS1009I is characterized for operation from ...
发表于 04-18 20:10 30次 阅读
THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

信息描述The TLV1572 is a high-speed 10-bit successive-approximation analog-to-digital converter (ADC) that operates from a single 2.7-V to 5.5-V power supply and is housed in a small 8-pin SOIC package.The TLV1572 accepts an analog input range from 0 to VCC and digitizes the input at a maximum 1.25 MSPS throughput rate. The power dissipation is only 8 mW with a 3-V supply or 25 mW with a 5-V supply. The device features an auto-powerdown mode that automatically powers down to 10 uA whenever a conversion is not performed. The TLV1572 communicates with digital microprocessors via a simple 3- or 4-wire serial port that interfaces directly to the Texas Instruments TMS320 DSPs and (Q)SPI compatible microcontrollers without using additional glue logic. Very high throughput rate, simple serial interface, SO-8 package, 3-V operation, and low power consumption make the TLV1572 an ideal choice for compact or remote high-speed systems.特性F...
发表于 04-18 20:09 36次 阅读
TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 31次 阅读
TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 47次 阅读
TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 39次 阅读
TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 33次 阅读
TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

信息描述The TLV1570 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, an on-chip reference, and a high-speed serial interface. The device contains an on-chip control register allowing control of channel selection, conversion start, reference voltage levels, and power down via the serial port. The MUX is independently accessible, which allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore one signal conditioning circuit can be used for all eight channels.The TLV1570 operates from a single 2.7-V to 5.5-V power supply. The device accepts an analog input range from 0 V to AVDD and digitizes the input at a maximum 1.25 MSPS throughput rate. Power dissipation is only 8 mW with a 2.7-V supply or 40 mW with a 5.5-V supply. The device features an autopower-down mode that automatically ...
发表于 04-18 20:09 40次 阅读
TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 68次 阅读
TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 88次 阅读
TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 82次 阅读
TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 83次 阅读
TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

信息描述The THS12082 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS12082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided.An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the appl...
发表于 04-18 20:06 157次 阅读
THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

信息描述The THS1209 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1209 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1209C is characterized for operation from 0°C to 70°C, and the THS1209I is characterized for operation from ...
发表于 04-18 20:06 175次 阅读
THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

信息描述The THS1207 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1207 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential-inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1207C is characterized for operation from 0°C to 70°C, the THS1207Iis characterized for operation from –40°...
发表于 04-18 20:05 213次 阅读
THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

BELASIGNA R281 始终聆听,语音触发音频DSP系统

信息 BelaSigna®R281是一款超低功耗语音触发解决方案,适用于各种消费电子设备。在典型的应用中,BelaSigna R281“始终在聆听”。并且将检测单个用户训练的触发短语,当检测到该触发短语时断言唤醒信号。 “始终开启”。平均功耗小于300 uW的关键短语检测(不包括麦克风的功耗)可保持待机电池寿命。 BelaSigna R281是一款超小型解决方案,可同时提供采用5 mm x 5mm QFN32封装和2.42 mm x 2.74 mm WLCSP封装。它可以设计在单层PCB上,具有4 mil布线和最少量的外部元件。 需要一个外部的I C主控制器来配置器件进行操作。 超低功耗 卓越绩效 混合信号 Easy Design-In 优势特点 主要功能 久经考验的超低功耗数字信号处理(DSP)技术 •最初为助听器开发的音频DSP技术在以下方面具备所需的计算能力极低电流消耗 •...
发表于 04-18 19:42 101次 阅读
BELASIGNA R281 始终聆听,语音触发音频DSP系统

THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

信息描述The THS10082 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS10082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the app...
发表于 04-18 19:06 104次 阅读
THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

信息描述The THS1206 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1206 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the applic...
发表于 04-18 19:06 104次 阅读
THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

信息描述 The THS1007 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1007 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1007C is characterized for operation from 0°C to 70°C, and the THS1007I is characterized for operation from ...
发表于 04-18 19:06 92次 阅读
THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗

信息描述The THS10064 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS10064 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to improve data transfers to the processor. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. Two diffe...
发表于 04-18 19:06 92次 阅读
THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗