0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

工艺升级是否必要性,EUV和GAAFET技术解读

454398 来源:cfan 作者:cfan 2020-08-25 10:20 次阅读

随着三星Exynos 990和麒麟990移动平台的问世,一种名为“7nm+EUV”的全新工艺登上了历史舞台。

与此同时,FinFET晶体管技术也已有望被GAAFET所取代,未来的SoC芯片将因这两种新技术而出现翻天覆地的变化。

摩尔定律遇阻

自1965年英特尔创始人之一的戈登·摩尔提出摩尔定律以来,半导体领域就一直在遵循着“当价格不变时,集成电路上可容纳的元器件的数目,约每隔18个~24个月便会增加一倍,性能也将提升一倍”这个规律前行。

然而,摩尔定律引领的工艺革新节奏在2013年便出现了放缓的现象,这一点从英特尔14nm制程工艺从2015年诞生并将沿用到2020年就很能说明问题。

看到这里,不少用户可能会产生疑问:摩尔定律失效就失效呗,反正以现有工艺生产的芯片也不是不能用。

工艺升级的必要性

处理器、内存、闪存、各种电源管理和控制类的芯片,都是摩尔定律的受益者。

以处理器为例,其主要构成就是晶体管,晶体管数量越多性能越强,而更先进的制程工艺意味着在有限的面积内可以塞进更多的晶体管。

你不希望家里的电脑和随身的手机具备更强悍的性能动力吗?

此外,制程工艺的升级,还能降低功耗,并在提升性能的同时大幅缩小芯片的封装面积。

还是以英特尔为例,其在45nm时期封装面积为100平方毫米的处理器芯片,32nm工艺时期就可将芯片面积缩小到62平方毫米,在22nm、14nm和10nm上更是能进一步压缩到38.4平方毫米、17.7平方毫米和7.6平方毫米。

以此同时,在最新10nm工艺节点上,每平方毫米的晶体管数量也能超过1亿个!

如今无论是PC还是手机都在坚持“瘦身”,更小封装面积的芯片,可以让这些电子设备变得更轻更薄,还能大幅降低生产芯片的成本——在一张晶圆上可以切割出更多的芯片。

请不小小看这个变化,生产芯片的重要原料是从沙子中提取的硅,而符合半导体工业要求的沙子也并非沙漠、海滩中随处可见的细沙,而是需要直径足够大的“砂砾”。

前不久网上流传的“造芯片的沙子不够用”的文章就已经指出,随着建筑工业用砂资源的紧缺,相关产业的成本将面临极大的压力。

在这个大环境下,生产工艺的革新恰好可以对冲生产原料紧张的风险,摩尔定律“重启”的重要性不言而喻。

那么,如何才能让摩尔定律重回正轨?除了砷化铟镓(InGaAs)及磷化铟(InP)等三五族半导体材料以外,EUV和GAAFET技术就是最近几年内最为关键的核心技术。

浅析EUV光刻机

芯片制造业中,“光刻机”是科技含量最高,也是最为核心的设备之一,它涉及到系统集成、精密光学、精密运动、精密物料传输、高精度微环境控制等多项先进技术。

光刻机的原理

光刻机的工作原理是把芯片的电路设计图案缩小后,以纳米级别的精度,通过一系列的光源能量、形状控制手段,将光束透射过画着线路图的掩模,映射并蚀刻到半导体材料(晶圆硅片)上,然后再使用化学方法显影,最终得到刻在硅片上的电路图。

我们可以将这个过程理解为传统的胶片相机,让光线通过镜头投射到胶卷实现曝光,再经过显影液浸泡得到清晰的,还原了镜头前景色的照片。只是,光刻机镜头前的景色变成了芯片电路设计图,而最终“洗”出来的照片,则是硅晶片成品。

总之,光刻机就是使用光线蚀刻的方式制造芯片,所谓的更先进工艺(如7nm相较与10nm),就是需要在晶圆硅片上蚀刻出更精细(降低晶体管间距)的电路,此时光源将扮演至关重要的角色。

光源的意义

历史上,光刻机曾使用过采用汞灯产生的436nm和365nm波长的光作为蚀刻光源,用于生产0.8μm~0.35μm(微米,注意不是纳米,1微米=1000纳米)的芯片。

随后,光刻机进入了193nm波长的准分子激光时代,可以生产7nm以上制程工艺的芯片。目前主流的光刻设备都采用了DUV(深紫外光刻,包含ArF和KrF光源)技术,也就是我们熟悉的DUV光刻机。

问题来了,由于DUV光刻机使用光源的波长较长,需要多重光罩/曝光才能实现7nm制程(造成成本上升及生产周期延长),而且更小的晶体管间距也将面临一定的漏电问题,无法完美发挥出7nm工艺应有的电气性能。

台积电第一代7nm工艺(骁龙855、麒麟980)本质上就属于7nm+DUV工艺,属于7nm时代的“半成品”。当然,7nm+DUV的性能也足以完胜台积电和三星早期的10nm,只是不够完美而已。

DUV光刻机生产7nm就已经达到极限,自然没法满足下一代5nm制程工艺的需要。如果不想办法加以解决,摩尔定律在7nm→5nm节点的升级中又将遭遇延期。

EUV光刻机显威

EUV(极紫外光刻)技术就是为了解决上述问题而诞生的,它采用了波长为13.5nm的极紫外光,波长仅有DUV光刻设备193nm光源的1/15,能够在硅晶片上刻下更小的沟道,只需1次光罩/曝光就能搞定最新的7nm制程,大幅降低了生产成本和生产周期。

目前,台积电和三星都已经实现了7nm+EUV制程工艺的量产,并分别用在了麒麟990 5G版和Exynos 9825/990身上。以麒麟990 5G版为例,它在7nm+EUV的加持下首次在移动SoC身上实现了集成多达103亿个晶体管的历史性突破,但其芯片面积却仅与上代麒麟980基本持平,板级面积还缩小了36%。

可以说,当光刻机进入EUV时代后,有望重新解锁摩尔定律,让5nm和3nm走上既定的轨道。

EUV光刻机的局限性

极紫外光刻技术概念早在上世纪九十年代就已经出现,来自荷兰的ASML公司于1999年就展开了EUV光刻机的研发,但直到2016年才实现对下游客户的供货,而EUV光刻机被用于生产我们常见的7nm制程的处理器则被进一步拖延到了2019年。

导致EUV光刻机商业化延误的原因有很多,比如成本太高——最先进的EUV光刻机售价高达1亿美元一台,是DUV光刻机价格2倍多,采购以后还需要多台747飞机才能运输整套系统。

此外,EUV光刻机必须在超洁净环境中才能运行,一小点灰尘落到光罩上就会带来严重的良品率问题,并对材料技术、流程控制、缺陷检验等环节都提出了更高的要求。

最关键的是,EUV光刻机还极度耗电,它需要消耗电力把整个环境都抽成真空(避免灰尘),通过更高的功率也弥补自身能源转换效率低下的问题,设备运行后每小时就需要耗费至少150度的电力。

当然,这些都不是咱们消费者需要考虑的问题,我们只需知道,只有引入EUV技术的7nm才是真正的7nm,而这项技术也将伴随未来的5nm和3nm一路前行。

换句话说,未来在购买电子设备时,采用EUV技术生产的CPU等芯片会更具竞争力。

浅析GAAFET技术

英特尔自22nm,三星和台积电分别从14nm和16nm制程节点时期引入了FinFET立体晶体管技术,为更先进的芯片设计奠定了基础。

然而,当制程工艺跨过7nm进入5nm制程节点后,FinFET也将遭遇物理极限,此时只有GAAFET技术的引入才能让摩尔定律继续前行。

FinFET成就3D晶体管

芯片内部是由无数晶体管组成,在单位面积里晶体管数量越多性能越强,前文我们提到的DUV和EUV光刻机,其意义就是在单位面积中进一步缩短晶体管间距,增加晶体管密度(数量)。

但是,晶体管密度越高,漏电问题越严重,造成芯片发热增加和性能下降。

在2011年以前,传统晶体管结构都是平面的,只能在闸门的一侧控制电路的接通与断开。

为了解决漏电问题,英特尔在22nm处理器时期带来了FinFET(鳍式场效应晶体管)架构,这种晶体管的特色是将传统平面、越来越薄的绝缘层改变为立体的状态,闸门被设计成类似鱼鳍的叉状3D架构,可于电路的两侧控制电路的接通与断开,通过大幅度提升源极和栅极的接触面积,使得晶体管在控制漏电电流方面得到改善。

需要注意的是,都是FinFET,背后的技术原理和实际性能也可能存在较大的差异。

比如英特尔在最新10nm工艺上带来了第三代FinFET立体晶体管技术,晶体管密度达到了每平方毫米1.008亿个,远远高于三星10nm工艺的晶体管密度(约5510万个),甚至可以媲美三星和台积电的7nm工艺,并在最小栅极间距和最小金属间距方面也有着巨大的优势。

GAAFET为未来扫清障碍

目前我们所看到的所有小于16nm工艺的芯片都采用了FinFET立体晶体管,但就好像DUV光刻机一样,FinFET虽然可以勉强达到设计和生产5nm制程工艺的最低要求,但要想100%发挥5nm的全部潜力,漏电问题依旧是无法绕过的槛。

好消息是,主流芯片厂商都已经为此做好了准备,并提出了名为“GAAFET”(Gate-All-Around,环绕式栅极技术)的横向晶体管技术。

和FinFET相比,GAAFET实现了栅极对沟道的四面包裹,利用线状或者平板状、片状等多个源极和漏极横向垂直于栅极分布。

从物理结构来看,GAAFET是一种比FinFET更加立体和复杂的3D晶体管。

需要注意的是,三星在GAAFET的基础上还提出了变体的“MBCFET(多桥通道FET)”专利技术,它使用通道结构来排列nm片,增加了栅极和沟道之间的接触面积,并实现了电流的增加。

目前,英特尔、三星和台积电都已经对GAAFET技术开始试产,而它的首次商业化亮相应该就在不远的5nm时代,而GAAFET能否成为更先进工艺的最佳搭档,还得等时间来验证。

总之,当摩尔定律遇到22nm以下的制程工艺节点后可谓寸步难行,很多常见的物理定律都会失去作用。为了解决微缩尺度所带来的各种不确定性,我们看到了High-K、特种金属、SOI、FinFET、EUV和GAAFET在内的各种增强技术。

作为普通用户,站在最佳消费体验的角度来看,我们自然是希望摩尔定律永远有效,让我们新买的各种电子设备不断变强。但是,与此同时,我们也应该感谢为了维系这个定律继续前行的科研工作者们。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5320

    文章

    10725

    浏览量

    353321
  • 摩尔定律
    +关注

    关注

    4

    文章

    622

    浏览量

    78520
  • SoC芯片
    +关注

    关注

    1

    文章

    527

    浏览量

    34475
收藏 人收藏

    评论

    相关推荐

    EMC技术:基础概念到应用的解读?|深圳比创达电子.

    。通过本文的介绍,希望大家能对EMC技术有一个全面的了解,并在实际应用中更加重视EMC技术的重要必要性。综上所述,相信通过本文的描述,各位对EMC
    发表于 03-11 11:59

    SK海力士拟将无锡C2工厂升级为第四代D-ram工艺,并引进EUV技术

    Sk海力士期望通过在无锡工厂完成第四代D-RAM制造环节中的部分工艺流程,随后将芯片运回韩国总部利川园区进行EUV处理,最后送回无锡工厂进行后续操作。尽管第四代产品仅需一层使用EUV工艺
    的头像 发表于 01-16 14:06 507次阅读

    防雷检测认证服务的作用和必要性

    的发生和扩大,保护人身和财产安全,促进防雷行业的规范和发展。防雷检测认证服务的意义是实现雷电防护装置的科学化、标准化和法制化,提高防雷检测的公信力和权威性,增强社会公众的防雷意识和信心。防雷检测认证服务的必要性
    的头像 发表于 01-02 10:25 174次阅读
    防雷检测认证服务的作用和<b class='flag-5'>必要性</b>

    GAAFET,是什么技术

    GAAFET,是什么技术
    的头像 发表于 12-04 15:37 1351次阅读
    <b class='flag-5'>GAAFET</b>,是什么<b class='flag-5'>技术</b>?

    何谓正确去耦?有何必要性

    电子发烧友网站提供《何谓正确去耦?有何必要性?.pdf》资料免费下载
    发表于 11-30 09:25 0次下载
    何谓正确去耦?有何<b class='flag-5'>必要性</b>?

    PCB设计有必要去除死铜吗?

    一站式PCBA智造厂家今天为大家讲讲PCB设计要不要去除死铜?PCB设计去除死铜的必要性。PCB死铜也叫PCB孤岛,是指在PCB中孤立无连接的铜箔,一般都是在铺铜时产生,那 PCB设计 中是否应该
    的头像 发表于 11-29 09:06 583次阅读
    PCB设计有<b class='flag-5'>必要</b>去除死铜吗?

    如何正确去耦?去耦技术必要性

    何谓正确去耦?有何必要性? 如果电源引脚上存在纹波和/或噪声,大多数IC都会有某种类型的性能下降。数字IC的噪声裕量会降低,时钟抖动则可能增加。对于高性能数字IC,例如微处理器和FPGA,电源额定
    发表于 11-28 16:16 0次下载
    如何正确去耦?去耦<b class='flag-5'>技术</b>的<b class='flag-5'>必要性</b>

    三星D1a nm LPDDR5X器件的EUV光刻工艺

    三星D1a nm LPDDR5X器件的EUV光刻工艺
    的头像 发表于 11-23 18:13 649次阅读
    三星D1a nm LPDDR5X器件的<b class='flag-5'>EUV</b>光刻<b class='flag-5'>工艺</b>

    大型企业是否必要进行数字化转型?

    大型企业是否必要进行数字化转型?_数据治理平台_光点科技
    的头像 发表于 11-08 14:56 241次阅读

    使用Cache的必要性与可行性

    使用Cache的必要性 所谓Cache即高速缓冲存储器,它位于CPU与主存即DRAM之间,是通常由SRAM构成的规模较小但存取速度很快的存储器。 目前计算机主要使用的内存为DRAM,它具有价格
    的头像 发表于 10-31 11:53 371次阅读

    LED介绍及限流电阻的必要性

    LED介绍及限流电阻的必要性  LED是Light Emitting Diode的缩写,即发光二极管。它是一种半导体器件,能够将电能转化为光能,并在低电压下发光。LED在现代电子学中发挥着重要的作用
    的头像 发表于 10-30 09:28 748次阅读

    元宇宙的定义与发展 构建军事元宇宙的必要性

    仿真拓展的角度分析了构建军事元宇宙的必要性,从训练、作战、数据信息资源管理的现实需求角度研究了军事元宇宙可能带来的改进,分析了目前宣称正在开发的军事元宇宙雏形产品及其典型开发方式。
    发表于 08-04 11:50 837次阅读
    元宇宙的定义与发展 构建军事元宇宙的<b class='flag-5'>必要性</b>

    HIT 17: 标准专利必要性问题辨析

    ”是指“基于技术上而非商业上的原因,鉴于通常的技术惯例和技术标准制定之时的技术状况,在制造、销售、出租或者使用符合某一技术标准的设备或方法,
    的头像 发表于 06-07 08:45 534次阅读
    HIT 17: 标准专利<b class='flag-5'>必要性</b>问题辨析

    PCB防静电设计的必要性

    平时通过走路穿衣等日常活动带来的摩擦,会产生不同幅值的静电电压,但其能量很小不会对人体产生伤害,不过对于电子元器件来说,这种静电能量却是不能忽视的。 在干燥的环境下,人体静电(ESD)的电压很容易超过6~35Kv,当用手触摸电子设备、PCB或PCB上的元器件时,会因为瞬间的静电放电,而使元器件或设备受到干扰,甚至损坏设备或PCB上的元器件。 下图大致列举了一下不同行为产生的静电电压大小: 静电是如何产生的 静电是一种电能,它存在于物体表面,是正负电荷在局部失衡时,产生的一种现象,如摩擦起电就是一种静电放电现象。 静电的问题一直困扰着许多电子产品,其放电电流产生的电磁场,通过电容耦合、电感耦合或空间辐射耦合等途径,对电路造成了严重干扰,所以我们在PCB设计初期,就必须考虑到静电的防护问题。 下图是关于静电产生的示意图: PCB如何设计防静电 PCB布局的原则,一般尽可能将静电保护器件靠近输入端或者连接器,静电保护器件与被保护线之间的线路距离,应该设计得尽量短一些。 对于PCB设计来说,在容易发生静电放电的边缘,设置一定的隔离距离非常重要,对于机架类产品,每千伏的静电电压的击穿距离在1mm左右,如果在容易放电的边缘设置一个35mm隔离区,就可以抵抗35Kv的静电电压。 1 低速板静电防护设计 1)走线需横平竖直,尽量减少信号线路并排走线; 2)如果空间允许的话,走线越粗越好; 3)按照高速电路设计理念来进行布线; 4)避免在PCB边缘处理重要的信号线,如时钟、复位信号等; 5)所有PCB板的传导环路,包括电源和地线环路,应该尽量小; 6)单面或双面板,在没有电源平面的情况下,电源走线旁边必须要跟随一根地线; 7)尽量使用多层板布线。 2 高速板静电防护设计 1)走线需要有良好的地平面; 2)保持足够的间距,如滤波器、光耦、交流电源线与弱信号线; 3)长距离走线加低通滤波器(C、静电器件、RC、LC); 4)隔离(增加屏蔽罩),避免被保护的导线与未被保护的导线并排走线; 5)避免与其他器件使用同一条回路来连接公共接地点。 3 防止出现静电的通用办法 1)保持地的完整,加大地的泄放面积,平整地铺铜均匀,保持地的电阻值不变,互相之间水平状态地平面平稳; 2)板外围进行环绕地设计,数据线用地包围; 3)地孔越多越好,并使每层地紧密连合在一起; 4)在PCB上安装光耦合器或者变压器,以及结合介质隔离和屏蔽,都可以很好的抑制静电放电冲击; 5)可将PCB的GND与外壳地进行单点接地,防止静电放电电流在机箱上产生的电压耦合进电路,但需注意接地点的选择,选择在电缆入口处接地; 6)如果PCB面积允许,并且整机系统的搭接、静电泄放通道都很好,可以在PCB周围设置接地防护环,可裸铜处理,并采用很多过孔连接。
    发表于 05-12 11:52

    PCB防静电设计的必要性

    的PCB和PCBA检测软件:华秋DFM,它对于可制造检查领域来说非常专业,其检测参数也是可以随着设计者的实际需求进行调整的,根据不同板厂的工艺标准进行生产前的隐患提示并给出最优的修改建议,虽然对上
    发表于 05-08 18:28