0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

提高SPI时钟时通信异常的案例分享

茶话MCU 来源:ST MCU 信息交流 2020-07-13 11:41 次阅读

有人采用STM32H743ZI芯片的SPI外设跟ADC器件通信,发现一旦SPI的SCK时钟超过25MHz时,比如50Mhz,就会发生读取数据失败,并提示Busy忙信息或ERR错误信息。反正只要串行时钟不超过25Mhz,收发都很正常。

但是STM32H743芯片手册上明白地说了SPI时钟最高可达150MHz,这会是什么原因呢?

根据他所提到的异常现象初步判断,不论他的硬件方面还是软件配置方面都应该没有很大的问题,不然根本没法通信。像这种情况有可能是下面几种原因之一或组合原因【当然不仅限于这些】:

第一种情况就是通信速率明显提高时,由于通信速率加快,而接收处理的相关代码本身所用时间相对固定,这样可能导致不能及时读走数据而发生溢出,尤其是基于查询方式或中断方式接收处理时。这时我们可以考虑对接收代码做进一步的精简优化,压缩接收处理时间,或者改用DMA方式进行数据的收发。

第二种情况就是当通信速率明显提高时,跟外设复用的GPIO输出速率档位的配置没有跟上来。以本案例来说,当我们将SPI的时钟上到50MHz甚至更高时,若相应的GPIO的输出速率配置还维持在相对低速水平,与实际输出需求不相匹配时往往就会出现异常。

关于这个配置,如果使用STM32CubeMx配置的话就非常简单,通过菜单选择即可完成。如下图所示:

第三种情况就是当通信速率明显提高时,即使相应的GPIO输出能力配置也匹配了,但有些情况下还是有可能出通信异常的问题。我们知道,当GPIO输出速率越来越高的时候,GPIO模块带来的噪声也越大,作为通信口时其信号质量也会随着通信速率的提升而变差,当然,此时芯片所需的功耗也随之增大。对于很多STM32系列芯片,当GPIO输出速率达到一定程度时,建议开启片内GPIO补偿单元。【下面截图是两个STM32系列关于GPIO补偿单元的介绍文字】

该GPIO补偿单元的作用就是通过控制IO口的输出斜率,降低GPIO的噪声对整个电源的影响并尽力改善信号质量,所以当我们基于STM32芯片实现较高速率的通信时,比方50Mhz甚至上百兆的SPI或USB通信时,如果芯片有GPIO补偿单元的话,建议将其开启。顺便提醒下,使用GPIO补偿单元的话,往往对电源电压有相应要求,具体依手册而定。

下面是分别基于STM32F4和STM32F7系列的HAL库相关开启GPIO补偿单元的函数。

至于本案例异常的真正原因是什么呢?后来经确认属于上面提到的第二种情况,GPIO输出速率挡位选择与实际输出需求不匹配,稍加调整配置就好。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • STM32
    +关注

    关注

    2232

    文章

    10650

    浏览量

    347873
  • SPI
    SPI
    +关注

    关注

    17

    文章

    1603

    浏览量

    89354
  • GPIO
    +关注

    关注

    16

    文章

    1124

    浏览量

    50414

原文标题:提高SPI时钟时通信异常的案例分享

文章出处:【微信号:stmcu832,微信公众号:茶话MCU】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    SPI双机通信中,时钟信号由主机提供,那么从机向主机发送数据时需要时钟信号吗?

    SPI双机通信中,时钟信号由主机提供,那么从机向主机发送数据时需要时钟信号吗?从机是怎样通知主机产生时钟信号的?
    发表于 03-14 06:49

    超详细的SPI原理和通信模式

    SPI分为主、从两种模式,一个SPI通讯系统需要包含一个(且只能是一个)主设备,一个或多个从设备。提供时钟的为主设备(Master),接收时钟的设备为从设备(Slave),
    发表于 02-29 12:33 244次阅读
    超详细的<b class='flag-5'>SPI</b>原理和<b class='flag-5'>通信</b>模式

    SPI全双工模式下数据接收异常的一个原因

    前面给小伙伴讲过串口发送和接收异常的可能原因,今天我们讲下SPI全双工模式下数据接收异常的一个原因。
    的头像 发表于 01-23 09:31 317次阅读
    <b class='flag-5'>SPI</b>全双工模式下数据接收<b class='flag-5'>异常</b>的一个原因

    AD7606 SPI通信时钟极性和时钟相位要求是什么?

    AD7606的关于SPI通信时钟极性和时钟相位要求是什么? 我的主控芯片采用SPI有AD7606通信
    发表于 12-01 06:56

    SPI通信协议原理是什么

    UART串口通信中的数据只能一位一位的传输,如果数据量比较大的时候,传输速率会受到很大影响,此时我们就可以考虑使用同步串行通信了,比如SPISPI
    的头像 发表于 11-24 17:37 341次阅读
    <b class='flag-5'>SPI</b><b class='flag-5'>通信</b>协议原理是什么

    UART、SPI、I2C比较 串口通信介绍

    ,较少用于远距离通信SPI实现要简单一些,UART需要固定的波特率,就是说两位数据的间隔要相等,而SPI则无所谓,因为它是有时钟的协议。 I2C的速度比
    的头像 发表于 11-09 18:06 642次阅读
    UART、<b class='flag-5'>SPI</b>、I2C比较 串口<b class='flag-5'>通信</b>介绍

    如何提高高速SPI通信的抗干扰能力?

    如何提高高速SPI通信的抗干扰能力
    发表于 10-30 08:48

    STM32 SPI基础内容

    SPI,全称为 Serial Peripheral Interface(串行外设接口) ,是一种用于短距离通信的同步串行通信接口,主要应用在嵌入式系统。 SPI的应用场合很广,显示模组
    的头像 发表于 08-19 09:14 2479次阅读
    STM32 <b class='flag-5'>SPI</b>基础内容

    请问STM32F405RGT6的SPI通信最高时钟频率是多少?

    STM32F405RGT6的SPI通信最高时钟频率是多少?
    发表于 08-04 07:38

    标准4线SPI四根线有哪些

    。 ②、SCK,Serial Clock,串行时钟,和 I2C 的 SCL 一样,为 SPI 通信提供时钟。 ③、MOSI/SDO,Master Out Slave In/Serial
    的头像 发表于 07-27 10:26 4143次阅读
    标准4线<b class='flag-5'>SPI</b>四根线有哪些

    SPI时钟极性和时钟相位

    SPI 中,主机可以选择时钟极性和时钟相位。在空闲状态期间,CPOL 为设置时钟信号的极性。空闲状态是指传输开始时 CS 为高电平且在向低电平转变的期间,以及传输结束时 CS 为低
    的头像 发表于 07-21 10:08 3004次阅读
    <b class='flag-5'>SPI</b><b class='flag-5'>时钟</b>极性和<b class='flag-5'>时钟</b>相位

    SPI通信协议原理 接口

    接 口 4 线 SPI 器件有四个信号: 时钟(SPICLK,SCLK) 片选(CS)主机输出 从机输入(MOSI)主机输入 从机输出(MISO) 产生时钟信号的器件称为主机。主机和从机之间传输
    的头像 发表于 07-21 09:59 477次阅读
    <b class='flag-5'>SPI</b><b class='flag-5'>通信</b>协议原理 接口

    如何改变spi时钟频率?

    如何改变spi时钟频率? 改变SPI时钟频率需要以下步骤: 1. 选择合适的时钟源和分频器:SPI
    的头像 发表于 06-03 16:36 2175次阅读

    S32K14x _ 高速SPI时钟波形异常怎么解决?

    大家好IDE:S32 Design Studio for ARM 版本 2018.R1。SDK :3.0.0我用的是10MHz的高速SPI时钟波形不正常。 1、10Mhz使用SPI
    发表于 04-10 09:07

    SPI通信的四种方式 FPGA的SPI从机实现方案

    SPI通信有四种方式,由CPOL(时钟极性)、CPHA(时钟相位)的4种组合决定的。CPOL决定总线空闲时,SCK是高电平还是低电平(CPOL=,0,无数据传输时,SCK=0;CPOL
    发表于 03-29 10:24 3395次阅读