0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于FPGA和ASIC电路的时间敏感网IP

加贺富仪艾电子 来源:富士通电子 2020-04-27 16:27 次阅读

SoC 设计与应用技术领导厂商Socionext Inc.(以下“公司”)近日宣布成功开发了基于FPGAASIC电路的时间敏感网络Time Sensitive Network, TSN)IP。该IP符合下一代以太网TSN(通信标准IEEE 802.1 Subset)及其评估环境,旨在为工业应用提供具有确定性的以太网。

TSN IP 评估板

Socionext在高速网络SoC及IP的设计开发方面拥有30多年的经验,期望通过提供最新的工业以太网解决方案助力推进工业物联网。公司最新开发的高性能TSN IP展现出了卓越的性能,其主要包括支持适用于工业设备之间通信的双口菊花链拓扑、1 Gbps高速操作、400 ns以下低延迟,及0.1微秒(μs)以下低抖动。

除了支持TSN外,该IP技术还可支持需要快速响应控制的运动控制器,以及应用于网络通信中确保带宽和低延迟的远程I / O等,满足各类工业设备要求。TSN支持在信息技术(IT)和操作技术(OT)之间进行无缝连接互操作,提升工厂整体效率和产能,推进实现智慧工厂。

产品交付方面,Socionext将提供用于IP测试的FPGA评估板、启动手册和Linux开源驱动程序,帮助用户快速评估和开发。Socionext在工业ASIC开发领域拥有丰厚的设计开发经验,公司期望通过提供IP组合,助力客户开发设计属于他们自己的ASIC芯片

产品特色:

Ethernet: 2ch

Link Speed: 1Gbps

Offloaded CPU Processing

Port Transfer Delay: ~ 400ns (cut through latency)

Low Jitter: +/- 0.1us

Queuing Priority: 8 Level

AMBA: Internal Data & Control

Linux Open Source Driver

交付产品:

IP Core Libraries

Linux Kernel Driver

Comprehensive Documentation

Evaluation Board and Reference Design based on XILINX Kintex-7 XC7K325T FPGA

TSN IP Block Diagram

关于索喜科技有限公司

富士通电子旗下代理品牌 Socionext Inc. (索喜科技),是一家创新型企业,为全球客户设计、开发和提供片上系统(System-on-chip)产品。Socionext 整合了富士通(Fujitsu Limited)与松下(Panasonic Corporation)的片上系统半导体事业,专注于图像、网络、电脑运算与其他尖端技术之发展及应用。Socionext 集世界一流的专业知识、经验和丰富的IP 产品组合于一身,致力于提供高效益的解决方案与更佳的客户体验。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1602

    文章

    21309

    浏览量

    593122
  • 以太网
    +关注

    关注

    40

    文章

    5075

    浏览量

    166212
  • soc
    soc
    +关注

    关注

    38

    文章

    3743

    浏览量

    215655

原文标题:助力智慧工厂加速上线,索喜科技最新时间敏感网络IP了解一下

文章出处:【微信号:Fujitsu_Semi,微信公众号:加贺富仪艾电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    读《FPGA入门教程》

    Integrated Circuit的缩写,即专用集成电路ASICFPGA属于SOC(System on a chip片上系统)的两个发展方向,两者唯一的区别在于,ASIC的逻辑
    发表于 03-29 16:42

    fpgaasic在概念上有什么区别

    FPGA(现场可编程门阵列)和ASIC(应用特定集成电路)在概念上存在明显的区别。
    的头像 发表于 03-27 14:12 184次阅读

    fpgaasic的区别

    FPGA(现场可编程门阵列)和ASIC(专用集成电路)是两种不同类型的集成电路,它们在设计灵活性、制造成本、应用领域等方面有着显著的区别。
    的头像 发表于 03-26 15:29 298次阅读

    到底什么是ASICFPGA

    提供的门电路规模足够大,通过编程,就能够实现任意ASIC的逻辑功能。 FPGA开发套件,中间那个是FPGA芯片 我们再看看
    发表于 01-23 19:08

    FPGA实现基于Vivado的BRAM IP核的使用

    Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核,比如数学类的IP核,数字信号处理使用的IP核,以及存储类的IP核,本
    的头像 发表于 12-05 15:05 514次阅读

    为你的AI芯片从FPGA走向ASIC

    从一种架构转移到FPGA——这几乎是这个领域的一个强制性步骤——然后转移到生产ASIC是一个不平凡的旅程。但是如果你提前计划,这不一定是一次冒险。
    发表于 11-23 10:36 206次阅读
    为你的AI芯片从<b class='flag-5'>FPGA</b>走向<b class='flag-5'>ASIC</b>?

    基于IP核的FPGA设计方法是什么?

    (System L evel In tegrete - SL I) , 或称片上系统(System on a ch ip ) , 但ASIC 设计能力跟不上制造能力的矛盾也日益突出。现在设计人员已不必全部用逻辑门去设计ASIC
    的头像 发表于 10-11 11:40 768次阅读
    基于<b class='flag-5'>IP</b>核的<b class='flag-5'>FPGA</b>设计方法是什么?

    介绍一种IP控制信号的处理方式

    ASIC/FPGA项目中,我们会用到很多IP,其中有很多IP存在内部控制信号以及内部状态信号。
    的头像 发表于 09-15 09:26 1008次阅读
    介绍一种<b class='flag-5'>IP</b>控制信号的处理方式

    基于Speedcore eFPGA IP构建Chiplet

    寻求最高集成度的设计人员可以选择去开发一款包含Speedcore eFPGA IP的单芯片ASIC。然而,在某些应用中,单芯片集成无法实现某些产品灵活性,而这在使用基于chiplet的方案中就有更多灵活性。
    发表于 09-06 15:12 253次阅读

    FPGA学习笔记:PLL IP核的使用方法

    IP(Intellectual Property)是知识产权的意思,半导体行业的IP是“用于ASICFPGA中的预先设计好的电路功能模块”
    的头像 发表于 08-22 15:04 1890次阅读
    <b class='flag-5'>FPGA</b>学习笔记:PLL <b class='flag-5'>IP</b>核的使用方法

    FPGAASIC的优劣势 FPGAASIC的应用场景及前景

      FPGAASIC是数字电路中常见的实现方式,因此人们经常会想要了解哪种芯片在未来的发展中更具有前途。然而,这取决于具体的应用场景和需求。在本文中,我们将探讨FPGA
    发表于 08-14 16:40 1190次阅读

    FPGAASIC的区别与联系

      FPGAASIC作为数字电路的常见实现方式,其联系和区别备受关注。本文将从FPGAASIC的基本概念入手,深入研究它们的区别与联系,
    发表于 08-14 16:38 1827次阅读

    FPGAASIC的概念、基本组成及其应用场景 FPGAASIC的比较

      FPGAASIC都是数字电路的实现方式,但它们有不同的优缺点和应用场景。本文将以通俗易懂的方式解释FPGAASIC的概念、基本组成、
    发表于 08-14 16:37 1402次阅读

    fpga ip核是什么 常用fpga芯片的型号

     FPGA IP核(Intellectual Property core)是指在可编程逻辑器件(Field-Programmable Gate Array,FPGA)中使用的可复用的设计模块或功能片段。它们是预先编写好的硬件设计
    的头像 发表于 07-03 17:13 4770次阅读

    利用FPGA开发板进行ASIC原型开发的技巧

    ASIC设计在尺寸和复杂性上不断增加,现代FPGA的容量和性能的新进展意味着这些设计中的2/3能够使用单个FPGA进行建模。然而,这些设计中仍然保留有1/3(那就是说,所有ASIC
    的头像 发表于 06-04 16:50 732次阅读