近日,台积电正式披露了其最新3nm工艺的细节详情,其晶体管密度达到了破天荒的2.5亿/mm²!
作为参考,采用台积电7nm EUV工艺的麒麟990 5G尺寸113.31mm²,晶体管密度103亿,平均下来是0.9亿/mm²,3nm工艺晶体管密度是7nm的3.6倍。这个密度形象化比喻一下,就是将奔腾4处理器缩小到针头大小。
性能提升上,台积电5nm较7nm性能提升15%,能耗提升30%,而3nm较5nm性能提升7%,能耗提升15%。
此外台积电还表示,3nm工艺研发符合预期,并没有受到疫情影响,预计在2021年进入风险试产阶段,2022年下半年量产。
工艺上,台积电评估多种选择后认为现行的FinFET工艺在成本及能效上更佳,所以3nm首发依然会是FinFET晶体管技术。
但台积电老对手三星则押宝3nm节点翻身,所以进度及技术选择都很激进,将会淘汰FinFET晶体管直接使用GAA环绕栅极晶体管。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
台积电
+关注
关注
43文章
5274浏览量
164791 -
晶体管
+关注
关注
76文章
9053浏览量
135176
发布评论请先 登录
相关推荐
线性调整器的开关管驱动晶体管驱动如下怎么分析?
本帖最后由 jf_50240986 于 2024-3-8 22:51 编辑
串接NPN型晶体管的情况。晶体管基极要求注入电流,产生电流的电压必须高于(Vo+Vbe),约为(Vo+1)。若基极
发表于 03-06 20:49
晶体管Ⅴbe扩散现象是什么?
是,最大输出电流时产生0.2 V压降。功率场效应管可以无需任何外接元件而直接并联,因为其漏极电流具有负温度系数。
1、晶体管的Vbe扩散现象是什么原理,在此基础上为什么要加电阻?
2、场效应管
发表于 01-26 23:07
在特殊类型晶体管的时候如何分析?
管子多用于集成放大电路中的电流源电路。
请问对于这种多发射极或多集电极的晶体管时候该如何分析?按照我的理解,在含有多发射极或多集电极的晶体管电路时,如果多发射极或多集电极的每一极分别接到独立的电源回路中
发表于 01-21 13:47
晶体管和场效应管的本质问题理解
晶体管也就是俗称三极管,其本质是一个电流放大器,通过基射极电流控制集射极电流。
1、当基射极电流很小可以忽略不计时,此时晶体管基本没有对基射极电流的放大作用,此时可以认为晶体管处在关断
发表于 01-18 16:34
全球首颗3nm电脑来了!苹果Mac电脑正式进入3nm时代
前两代M1和M2系列芯片均采用5nm制程工艺,而M3系列芯片的发布,标志着苹果Mac电脑正式进入3nm时代。 3nm利用先进的EUV(极紫外光刻)技术,可制造极小的晶体管,一根头发的横
发表于 11-07 12:39
•328次阅读
评论