半导体工艺的分叉路径如何选择？

历史的魅力在于它给你机会，也会拖你下马；它阳光普照，也在光背后隐藏阴影；它包容一切，却最终只会选择一个方向。

正如半导体工艺的历史“图谱”。目前其最大推动力无疑来自5G SoC大赛，一众选手明争暗斗，你方唱罢我出场，潜台词都以傲视对手为注解。而不论性能如何胶着，工艺是这些厂商不得不大书特书的依仗。但与一众对手5nm或7nm相持不同的是，紫光展锐以采用台积电6nm EUV工艺站上了擂台赛。6nm藏着什么样的玄机？5nm之后的3nm何时实现？未来的技术分叉路径又该如何选择？

历史的“比拼”

翻看工艺选手的历史，到现在已进阶到“三国杀”的戏码。

但工艺的赛程已跳脱出最初的“赛道”。一位在业界耕耘多年的资深前辈卫睿对集微网记者指出，在45nm之前，栅级宽度是所有线宽最小的，45nm表示第一层金属栅级宽度为45nm，有着严格的定义；但到了45nm之后，栅级宽度已不是最小的宽度，业界拿Mental Pitch即金属引线之间间隔的一半来定义，因经过整个工艺流程，会有偏差，为不造成出入，选取金属引线之间间隔的一半为工艺级，这样一直走到20nm。

但之后进入了新的分水岭。“自20nm之后，多少纳米则基本变成一个Marketing宣传的工具，相对之下英特尔比较保守，其10nm相当于台积电和三星的7nm相当，从中可看出台积电和三星Marketing的策略比较激进。” 卫睿如此定调。

卫睿还举例道，几年前被问及工艺节点走向何方时，他的判断是3nm，但现在据2nm工艺研发的指标来看都比3nm保守。

因而再来看待6nm已能从容。业界专家莫大康老师从性价比角度解读说，台积电在2019年7nm营收达94亿美元，产能在7万片，而2020年5nm开始量产，目标占10%，约35亿美元，表明5nm的产能约3万片。作为客户，选择工艺取决于市场，5nm、6nm或7nm价格不同，成品率也肯定不同，相信7nm已经成熟，而5nm则刚量产，产能紧张，成品率也会低，而采用6nm，可以采用7nm平台相对容易，让客户更多一种选择。

在集微网此前报道中，台积电中国区业务发展副总经理陈平就提到，6nm是7nm的延伸和拓展，生态环境兼容，设计IP也可在6nm上复用，客户可更加便捷地导入，在提高产品性能的同时兼顾了成本。据悉其晶体管密度相比上一代提高了18%，功耗也降低了8%。

而相对于工艺冲锋向前的“激进”，大小节点的概念也在盛行。“有的节点是重要的，有的则不重要，比如20nm不重要，16nm是重要的；10nm不重要，7nm重要。原因在于通常两年升级一个节点，但智能手机等大宗客户基本每年都要推新款手机，相应地要求手机芯片每一年采用新节点，毕竟单从数字来看，采用5nm工艺节点就显得比7nm高出一筹。”卫睿提出了自己的观点。因而，那些争先恐后要比拼先进工艺的厂商自然也高举高打，一起合力向下一节点冲锋，各得其所。

3nm的“分野”

无论如何，工艺的“速度与激情”同在上演。

而5nm/3nm已俨然成为代工巨头的“下一战”。台积电为确保7nm、5nm的供应，正加快设备购买，设备厂大受裨益。据悉台积电在2020年的投资将达到150-160亿美元，也是台积电史上最高的资本支出，而80%的开支会用于先进产能扩增，包括7nm、5nm及3nm，另外20%主要用于先进封装及特殊制程。而其3nm工厂亦计划在2020年动工，最快于2022年年底开始量产。

正如卫睿所言，5nm之后应该是3nm，同为重要节点，而4nm不重要。

“千年老二”三星自然也不断砸下重金。根据三星的规划，计划在未来十年投资1160亿美元，其中五百多亿美元是投向晶圆制造。2月20日，三星宣布其首条基于EUV技术的生产线V1已开始大规模量产，正在生产7nm、6nm移动芯片，并将继续进阶直至3nm节点。

而在英特尔2020年的设备投资计划中，不仅要增加现有14nm/10nm的产能，还要对7nm/5nm工艺进行投资。或许，按照以往的逻辑，英特尔的5nm或相当于台积电的3nm，只是不要再像10nm挤牙膏就好。

而真正的巅峰之战或是3nm。莫大康分析说，从5nm到3nm，芯片的架构将改变，FinFET已不可行，有可能转向GAA环栅架构，这是一大突破，需要有磨合时期。从目前看3nm已十分昂贵，至于2nm是否可行尚不好预测，即便技术可行，但成本太高将很难承受，这最终取决于市场。

外界已预计三星将在3nm节点使用GAA环栅架构工艺，但到目前为止台积电仍未公开其3nm的工艺路线。无论如何，3nm注定成为工艺历史的转折点。

未来的“抉择”

然而不论是3nm还是2nm，工艺终将走向宿命般的终局。

尽管莫大康老师认为面对未来，摩尔定律结束可能是个伪命题，半导体业仍将持续向前，但仅仅尺寸缩小越来越困难，只能另辟蹊径，而新封装、新材料和新架构将扮演“接力棒”角色。

正如卫睿提到的是，台积电最大的风险之一是面对摩尔定律终了之后的选择。而他十分看好先进封装在未来推动芯片性能向前迈进的动能，包括CSP、WLP、3D IC、SiP等。

与之相合的是，台积电、三星、英特尔等纷纷涉足封测领域。要知道，台积电今年百亿美元投资的20%主要用于先进封装及特殊制程，它在InFO、CoWoS等技术上的巨大成功，推动制造业、封测业以及基板企业投入了大量人力物力开展三维扇出技术的创新研发。英特尔近年来也在EMIB、Foveros 3D封装等接连出招。

***国立高雄大学电机工程学系教授兼“先进构装整合技术中心（APITC）”主任吴松茂在接受集微网记者采访时就提到，应对先进封装的技术门槛，需要设计和制造方紧密合作，而晶圆端的目光已逐渐从制造向上游走到设计端，未来产业链垂直整合将进一步加快，具备系统化SoC、SiP设计与验证能力的新型产业模式将兴起，而洗牌大战亦难以避免。

“在很多时候，显露于历史书中的，不是最优秀的、最有智慧的，而只是幸存的……”半导体工艺节点历史也是如此吗？（文中卫睿为化名）