0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯片工艺越先进,成本就会降低

汽车玩家 来源:今日头条 作者:互联网乱侃秀 2020-02-21 20:36 次阅读

众所周知,目前世界上芯片制造水平最强的是台积电,目前是第二代7nm工艺,也就是华为麒麟990 5G版采用的7nmEUV工艺,不过台积电今年会进入到5nm。

而另一芯片制造巨头三星目前的水平也在7nm,预计今年也会进入到5nm,另外三星还表示预计将于2022年开启大规模量产3nm的艺的芯片。

而大陆最强的中芯国际2019年下去年量产14nm,至于7nm、5nm技术,估计还遥遥无期,暂时无法估计,不过中芯国际也表示了,会继续研究下去,努力追上世界上最领先的水平,意思就是还会往10nm、7nm、5nm、3nm等去努力。

在大家的认识里面,芯片工艺越先进,那么芯片的性能就会越强,那么芯片工艺的提升,带来的最大好处,真的是性能的提升么?其实并不是的,而是芯片成本的降低。

我们知道芯片其实是由晶体管构成的,而台积电表过,晶体管的大小是不变的。而我们知道的这个多少nm工艺,其实是指的晶体管门电路的宽度,而不是晶体管的大小。

而工艺越先进,这个宽带就越小,那么同样面积下,晶体管就会越多,做到越密集,然后这块芯片的面积就越小,使用的晶圆也就越小,这样就会让成本降低很多了。

此外,随着工艺的提升,降了能够大量的节省材料外,还能够减少芯片的发热和功耗,所以通常芯片制程工艺上升之后,芯片的频率也会随着提高。以之前三星的3nm芯片为例,当时称而与5nm相比,3nm制程能将芯片尺寸缩小35%。

而35%的面积缩小,就意味着硅晶圆能够节省35%,这个才是最大的作用,而不是体现在性能上,毕竟就算工艺差一点,只要面积大,晶体管多,性能还是可以上去的。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    446

    文章

    47767

    浏览量

    409056
  • 台积电
    +关注

    关注

    43

    文章

    5274

    浏览量

    164791
收藏 人收藏

    评论

    相关推荐

    芯片键合:芯片与基板结合的精密工艺过程

    在半导体工艺中,“键合”是指将晶圆芯片连接到衬底上。粘接可分为两种类型,即传统方法和先进方法。传统的方法包括晶片连接(或晶片连接)和电线连接,而先进的方法包括IBM在60年代末开发的倒
    发表于 04-24 11:14 47次阅读
    <b class='flag-5'>芯片</b>键合:<b class='flag-5'>芯片</b>与基板结合的精密<b class='flag-5'>工艺</b>过程

    SiC功率器件先进互连工艺研究

    技术的高可靠性先进互连工艺。通过系列质量评估与测试方法对比分析了不同烧结工艺芯片双面银烧结层和芯片剪切强度的影响,分析了衬板表面材料对铜线
    的头像 发表于 03-05 08:41 146次阅读
    SiC功率器件<b class='flag-5'>先进</b>互连<b class='flag-5'>工艺</b>研究

    HRP晶圆级先进封装替代传统封装技术研究(HRP晶圆级先进封装芯片

    技术的研究,由深圳市华芯邦科技有限公司(Hotchip)提出,可解决元器件散热、可靠性、成本、器件尺寸等问题,是替代传统封装技术解决方案之一。本文总结了HRP工艺的封装特点和优势,详细介绍其工艺实现路线,为传统封装技术替代提供解
    的头像 发表于 11-30 09:23 1251次阅读
    HRP晶圆级<b class='flag-5'>先进</b>封装替代传统封装技术研究(HRP晶圆级<b class='flag-5'>先进</b>封装<b class='flag-5'>芯片</b>)

    什么是合封芯片工艺,合封芯片工艺工作原理、应用场景、技术要点

    合封芯片工艺是一种先进芯片封装技术,将多个芯片或不同的功能的电子模块封装在一起,从而形成一个系统或子系统。合封
    的头像 发表于 11-24 17:36 417次阅读

    如何降低PLC的使用成本

    降低PLC的使用成本可以帮助提高项目的经济效益。以下是一些方法来降低PLC的使用成本: (1)正确选择PLC型号:在选择PLC时,根据项目需求选择适当的型号。避免过度投资,选择性能和功
    的头像 发表于 11-11 08:10 237次阅读
    如何<b class='flag-5'>降低</b>PLC的使用<b class='flag-5'>成本</b>?

    如何降低芯片上电时的峰值电流呢?

    如何降低芯片上电时的峰值电流呢? 降低芯片上电时的峰值电流是提高芯片可靠性和效率的关键问题之一。在本文中,我将详细介绍一些
    的头像 发表于 11-07 10:42 692次阅读

    芯片凭啥那么贵!成本在哪里?

    掩膜成本就是采用不同的制程工艺所花费的成本,像40/28nm的工艺已经非常成熟,40nm低功耗工艺的掩膜
    的头像 发表于 11-06 18:03 1827次阅读

    芯片的真实成本是多少?

    过去,分析师、顾问和许多其他专家试图估算采用最新工艺技术实现的新芯片成本。他们的结论是,到了 3nm 节点,只有少数公司能够负担得起——而当他们进入埃范围时,可能没有人可以支付了。 过去一段时间
    的头像 发表于 11-02 16:12 708次阅读
    <b class='flag-5'>芯片</b>的真实<b class='flag-5'>成本</b>是多少?

    使用先进工艺芯片设计成本是多少

    芯片开发成本的估算非常复杂,因为这些数字受到多种因素影响。早在2018年,IBS发布的数据将5纳米芯片成本定为5.422亿美元,这样的估算可能不再准确,因为
    发表于 11-01 14:25 185次阅读
    使用<b class='flag-5'>先进</b><b class='flag-5'>工艺</b>的<b class='flag-5'>芯片</b>设计<b class='flag-5'>成本</b>是多少

    成本语音芯片是如何写入语音到芯片里面otp和flash型

    成本语音芯片是如何写入语音到芯片里面otp和flash型。低成本其实是一个相对的概念,比如:玩具类型的巨量产品,简单,它的低成本就是最低,
    的头像 发表于 11-01 14:08 291次阅读
    低<b class='flag-5'>成本</b>语音<b class='flag-5'>芯片</b>是如何写入语音到<b class='flag-5'>芯片</b>里面otp和flash型

    苹果a17芯片成本多少 苹果a17芯片几纳米工艺

    ,A17芯片成本涨价估计为150美元,今年的3nm晶圆价格约为19865美元,相当于人民币约17.5万元。 苹果a17芯片几纳米工艺 苹果a17
    的头像 发表于 09-26 14:49 2361次阅读

    2nm芯片设计成本曝光

    随着 2014 年 FinFET 晶体管的推出,芯片设计成本开始飙升,近年来随着 7 纳米和 5 纳米级工艺技术的发展,芯片设计成本尤其高。
    发表于 09-01 16:10 603次阅读
    2nm<b class='flag-5'>芯片</b>设计<b class='flag-5'>成本</b>曝光

    优化电路性能和成本之电源散热

    编者注:当产品系统的热量增加时,系统的功耗就会成倍的增加,这样在设计电源系统时,就会选择更加大电流的解决方案,而这样必定会带来成本上的增加,当电流大到一定程度时,成本就会成倍
    的头像 发表于 07-18 10:05 317次阅读
    优化电路性能和<b class='flag-5'>成本</b>之电源散热

    本周五|TSO.ai:打通AI应用“最后一公里”,降低芯片测试成本

    原文标题:本周五|TSO.ai:打通AI应用“最后一公里”,降低芯片测试成本 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 06-12 17:45 354次阅读
    本周五|TSO.ai:打通AI应用“最后一公里”,<b class='flag-5'>降低</b><b class='flag-5'>芯片</b>测试<b class='flag-5'>成本</b>

    下周五|TSO.ai:打通AI应用“最后一公里”,降低芯片测试成本

    原文标题:下周五|TSO.ai:打通AI应用“最后一公里”,降低芯片测试成本 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 06-09 18:05 583次阅读
    下周五|TSO.ai:打通AI应用“最后一公里”,<b class='flag-5'>降低</b><b class='flag-5'>芯片</b>测试<b class='flag-5'>成本</b>