侵权投诉

FPGA是什么FPGA有什么优势

2020-02-12 10:07 次阅读

现场可编程门阵列(FPGA)技术不断呈现增长势头。 1984年Xilinx刚刚创造出FPGA时,它还是简单的胶合逻辑芯片,而如今在信号处理和控制应用中,它已经取代了自定制专用集成电路ASIC)和处理器。 这项技术的成功之处到底在哪里? 本文将主要介绍FPGA,并着重描述FPGA的独特优势。

1. 什么是FPGA?

在最高层面上,FPGA是可重新编程的硅芯片。 使用预建的逻辑块和可重新编程布线资源,用户无需再使用电路试验板或烙铁,就能配置这些芯片来实现自定义硬件功能。 用户在软件中开发数字计算任务,并将它们编译成配置文件或比特流,其中包含元器件相互连接的信息。此外,FPGA可完全可重配置,当用户在重新编译不同的电路配置时,能够当即呈现全新的特性。 过去,只有熟知数字硬件设计的工程师懂得使用FPGA技术。 然而,高层次设计工具的兴起正在改变FPGA编程的方式,其中的新兴技术能够将图形化程序框图、甚至是C代码转换成数字硬件电路。

各行各业纷纷采用FPGA芯片是源于FPGA融合了ASIC和基于处理器的系统的最大优势。 FPGA能够提供硬件定时的速度和稳定性,且无需类似自定制ASIC设计的巨额前期费用的大规模投入。 可重新编程的硅芯片的灵活性与在基于处理器的系统上运行的软件相当,但它并不受可用处理器内核数量的限制。与处理器不同的是,FPGA属于真正的并行实行,因此不同的处理操作无需竞争相同的资源。 每个独立的处理任务都配有专用的芯片部分,能在不受其它逻辑块的影响下自主运作。因此,添加更多处理任务时,其它应用性能也不会受到影响。

2. FPGA技术的五大优势

性能、上市时间、成本、稳定性、长期维护

性能— 利用硬件并行的优势,FPGA打破了顺序执行的模式,在每个时钟周期内完成更多的处理任务,超越了数字信号处理器(DSP)的运算能力。 著名的分析与基准测试公司BDTI,发布基准表明在某些应用方面,FPGA每美元的处理能力是DSP解决方案的多倍。2在硬件层面控制输入和输出(I/ O)为满足应用需求提供了更快速的响应时间和专业化的功能。

成本— 自定制ASIC设计的非经常性工程(NRE)费用远远超过基于FPGA的硬件解决方案所产生的费用。 ASIC设计初期的巨大投资表明了原始设备制造商每年需要运输数千种芯片,但更多的最终用户需要的是自定义硬件功能,从而实现数十至数百种系统的开发。可编程芯片的特性意味着用户可以节省制造成本以及漫长的交货组装时间。 系统的需求时时都会发生改变,但改变FPGA设计所产生的成本相对ASCI的巨额费用来说是微不足道的。

稳定性— 软件工具提供了编程环境,FPGA电路是真正的编程“硬”执行过程。 基于处理器的系统往往包含了多个抽象层,可在多个进程之间计划任务、共享资源。 驱动层控制着硬件资源,而操作系统管理内存和处理器的带宽。对于任何给定的处理器内核,一次只能执行一个指令,且基于处理器的系统时刻面临着严格限时的任务相互取占的风险。 而FPGA不使用操作系统,拥有真正的并行执行和专注于每一项任务的确定性硬件,可减少稳定性方面出现问题的可能。

长期维护— 正如上文所提到的, FPGA芯片是现场可升级的,无需重新设计ASIC所涉及的时间与费用投入。 举例来说,数字通信协议包含了可随时间改变的规范,而基于ASIC的接口可能会造成维护和向前兼容方面的困难。可重新配置的FPGA芯片能够适应未来需要作出的修改。 随着产品或系统成熟起来,用户无需花费时间重新设计硬件或修改电路板布局就能增强功能。

3. 总结

较高级别的工具不断改进,为各个专业水平的工程师和科学家带来可重新编程的硅芯片,FPGA技术的采用也越来越为广泛。

收藏 人收藏
分享:

评论

相关推荐

基于Spartan3主流低端FPGA器件实现PWM发生器的设计

脉宽调制技术( Pulse Width Modulation, PWM)起源很早,随着科学技术的发展....
发表于 08-14 17:30 35次 阅读
基于Spartan3主流低端FPGA器件实现PWM发生器的设计

基于FPGA-DSP平台实现GPS卫星导航接收机的设计

GPS卫星导航接收机有多种多样的类别,依据不同的分类方法,可以分为: C/A码与 P码,单频与双频,....
发表于 08-14 17:00 27次 阅读
基于FPGA-DSP平台实现GPS卫星导航接收机的设计

采用虚拟仪器技术和DSP器件实现多功能电工测量仪的应用方案

电子测量一般主要测量电压、电流、频率、相位等基本参量,同时将这些参量进行分析和处理,以数据图表或图形....
发表于 08-14 16:30 20次 阅读
采用虚拟仪器技术和DSP器件实现多功能电工测量仪的应用方案

采用DSP器件F2812芯片实现数字频率计的应用方案

频率是指某周期现象在单位时间内所重复的次数,它与时间在数学上互为倒数。时间频率的精确测量促进了科学的....
发表于 08-14 15:56 24次 阅读
采用DSP器件F2812芯片实现数字频率计的应用方案

如何使用DSP实现网络通信程序的设计

通过分析网卡基本通信过程控制和数字信号处理器( DSP)对网卡直接编程方法, 成功设计基于DSP的网....
发表于 08-14 15:55 7次 阅读
如何使用DSP实现网络通信程序的设计

如何使用DSP处理芯片F2812来实现卷积运算与算法

因此,实际上, 都是要根据我们需要待处理的信号形式, 来设计所谓的系统传递函数,那么这个系统的传递函....
发表于 08-14 15:54 5次 阅读
如何使用DSP处理芯片F2812来实现卷积运算与算法

关于FPGA用于火星探测车细节

虽然人们满怀热情地报道了航天器和漫游车的成功,但很少有人对其内部使用的是什么部件感兴趣。但从2000....
的头像 传感器技术 发表于 08-14 15:45 36次 阅读
关于FPGA用于火星探测车细节

一场由FPGA触发的芯片战争

制作ASIC的人们一开始先使用FPGA来仿真ASIC,然后再将它们进行掩码处理并批量制造。英特尔、A....
的头像 传感器技术 发表于 08-14 14:29 55次 阅读
一场由FPGA触发的芯片战争

FPGA芯片厂积极拥抱开源,有助于推动FPGA领域的创新

日前,eFPGA供应商Quicklogic宣布,将加入致力于推动通用和开放式硬件的脸呢个CHIPS ....
发表于 08-14 11:12 37次 阅读
FPGA芯片厂积极拥抱开源,有助于推动FPGA领域的创新

DSP端的程序就不能成功启动是什么原因?

@Tony Tang您好,非常感谢您给我的Boot_DSP_on_SOC_V0.2代码,我已经成功在我的板子上ARM核启动DSP,用的是您的...
发表于 08-14 10:32 0次 阅读
DSP端的程序就不能成功启动是什么原因?

如何在XC7k325t-2 FPGA中实现6G-SDI的参考设计?

嗨, 我正在尝试在XC7k325t-2 FPGA中实现6G-SDI的参考设计。 这基本上是针对XC7k325t-3中的12G-SDI和配置为...
发表于 08-14 10:05 0次 阅读
如何在XC7k325t-2 FPGA中实现6G-SDI的参考设计?

fpga生成lvds iostandard来驱动fpga之外的设备怎么实现?

我正在使用artix xc7a100t,我需要fpga生成lvds iostandard来驱动fpga之外的设备。 我把差分时钟放在15的bank的mrcc中,bank15的...
发表于 08-14 09:22 0次 阅读
fpga生成lvds iostandard来驱动fpga之外的设备怎么实现?

基于采集板ICS554和FPGA器件实现高速实时波束形成器的设计

引 言 雷达作为一种特殊的无线电装备,也必然遵循从模拟到数字再到软件化这样的发展道路。数字波束形成技....
的头像 牵手一起梦 发表于 08-14 09:19 70次 阅读
基于采集板ICS554和FPGA器件实现高速实时波束形成器的设计

所有输入之间的时钟偏差/相位延迟方面会产生什么结果?

嗨,我以前在这里发布过这条消息,但是被标记为“已解决”,我不确定是否有人阅读过它。 另外我想使用7系列FPGA,所以我把它...
发表于 08-14 09:11 0次 阅读
所有输入之间的时钟偏差/相位延迟方面会产生什么结果?

基于FPGA的AGC算法

1、引 言大多数接收机必须处理动态范围很大的信号,这需要进行增益调整,以防止过载或某级产生互调,调整解调器的工作以优化工作...
发表于 08-14 09:06 101次 阅读
基于FPGA的AGC算法

5G空口速率测试分析指导和案例说明

本文档的主要内容详细介绍的是5G空口速率测试分析指导和案例说明。
发表于 08-14 08:00 10次 阅读
5G空口速率测试分析指导和案例说明

如何使用CPU配置FPGA的详细资料说明

目前很多产品都广泛用了FPGA ,虽然品种不同, 但编程方式几乎都一样: 利用专用的EPROM 对F....
发表于 08-13 17:43 23次 阅读
如何使用CPU配置FPGA的详细资料说明

如何使用FPGA总结设计CPU和计算机

为了让更多的人能够迅速掌握用FPGA自己设计CPU 和制作计算机的方法, 推动我国计算机科学向深层次....
发表于 08-13 17:43 18次 阅读
如何使用FPGA总结设计CPU和计算机

基于外部处理器的FPGA加载应用程序的方法研究

FPGA在系统上电时,需要从外部载入所要运行的程序,此过程被称为程序加载。多数情况下,FPGA从外部....
发表于 08-13 17:16 60次 阅读
基于外部处理器的FPGA加载应用程序的方法研究

采用新型高性能可编程逻辑器件实现洗片机控制系统的设计

洗片机作为一种用于X射线透射胶片和CT胶片的显影、定影、清洗和烘干的仪器,在当今各行业都有着广泛的应....
发表于 08-13 17:03 100次 阅读
采用新型高性能可编程逻辑器件实现洗片机控制系统的设计

当 AGC 用于 WCDMA 系统时,求指数运算模块的方法

在本设计中,前端 TD_SCDMA 的射频信号 RF 输入后,经过 MAX2392 零中频下变频解调....
发表于 08-13 17:02 48次 阅读
当 AGC 用于 WCDMA 系统时,求指数运算模块的方法

采用可编程逻辑器件实现并行高速数字相关器的应用方案

在数字通信系统中,常用一个特定的序列作为数据开始的标志,称为帧同步字。在数字传输的过程中,发送端要在....
发表于 08-13 16:56 71次 阅读
采用可编程逻辑器件实现并行高速数字相关器的应用方案

PCI Express通过结合Nexus FPGA 技术平台与 LUT 实现以太网协议

Nexus 平台的独特之处在于采用了 FD-SOI 工艺。这与之前的 CMOS 工艺相比有很大区别,....
发表于 08-13 16:35 85次 阅读
PCI Express通过结合Nexus FPGA 技术平台与 LUT 实现以太网协议

时钟芯片的供电电源包含哪两个部分?

针对单片机的时钟频率电路,工程师依据不同的项目要求去设计与选择匹配的方案,具体的选择方案包含三类。
的头像 lhl545545 发表于 08-13 15:49 70次 阅读
时钟芯片的供电电源包含哪两个部分?

基于高性能32位定点DSP器件实现对Hough变换检测圆算法的改进设计

数字图像处理技术广泛应用于机器视觉、自动化检测和视频监控等领域。通用的图像处理系统采用图像采集卡将图....
发表于 08-13 15:05 87次 阅读
基于高性能32位定点DSP器件实现对Hough变换检测圆算法的改进设计

CCS V6/CCS V7及以上添加CCS V5的软件仿真部分的方法及资料

发表于 08-13 13:37 0次 阅读
CCS V6/CCS V7及以上添加CCS V5的软件仿真部分的方法及资料

NVIDIA对FPGA 产品解决方案产生强劲的需求

ABI Research 在一份声明中指出,当前,云是 AI 的中心,因为大多数 AI 培训和推理工....
的头像 lhl545545 发表于 08-13 11:31 178次 阅读
NVIDIA对FPGA 产品解决方案产生强劲的需求

采用可编程逻辑器件实现温控电路接口及其与DSP通信接口的设计

采用光纤陀螺的捷联惯性导航系统是一种极具发展潜力的导航系统,对于其核心部件的光纤陀螺,尤其是中高精度....
发表于 08-13 11:00 235次 阅读
采用可编程逻辑器件实现温控电路接口及其与DSP通信接口的设计

如何估算FPGA的峰值性能?

嗨, 作为博士研究的一部分,我试图估算FPGA的峰值性能,以便与GPU进行比较。 我的计算基于Xilinx共同撰写的这篇文章 ...
发表于 08-13 09:56 0次 阅读
如何估算FPGA的峰值性能?

fpga从黄金映像启动时fpga准备好之前需要多长时间?

我试图弄清楚在应用程序映像损坏并且fpga从黄金映像启动时fpga准备好之前需要多长时间。 我测量了它,但它比应用程序+ 1x黄金映...
发表于 08-13 09:39 0次 阅读
fpga从黄金映像启动时fpga准备好之前需要多长时间?

TMS320F2812系列DSP的中文数据手册

TMS320F2810,TMS320F2811,TMS320F2812,TMS320c2810,TM....
发表于 08-13 08:00 9次 阅读
TMS320F2812系列DSP的中文数据手册

TMS320F2812原理及其C语言开发的PDF电子书免费下载

本书共分12章。第1章为处理器的功能以及开发环境CCS的介绍,用简单易懂的实例引领读者人门]。第2章....
发表于 08-13 08:00 8次 阅读
TMS320F2812原理及其C语言开发的PDF电子书免费下载

STM32-V7开发板数字信号处理教程的详细说明

本期教程开始带领大家学习 DSP 教程,学习前首先要搞明白一个概念,DSP 有两层含义,一个是 DS....
发表于 08-13 08:00 21次 阅读
STM32-V7开发板数字信号处理教程的详细说明

ZYNQ的指导教程中文版电子书免费下载

两年来,世界各地的学术人士、工业界专家和设计者接触到了使用来自 Xilinx 公司的 Zynq-70....
发表于 08-13 08:00 18次 阅读
ZYNQ的指导教程中文版电子书免费下载

四通道幅频相可调DDS信号发生器

实现基于 FPGA 的多通道可调信号发生器,其中频率、相位以及幅值均可通过 PC 端串口发送数据对应....
发表于 08-13 08:00 15次 阅读
四通道幅频相可调DDS信号发生器

基于FPGA上实现硬件入侵检测系统的设计

PE内部采用硬件多线程技术,每个 PE中有多个硬件线程,硬件线程是指享有独立的程序计数器、寄存器和存....
发表于 08-12 17:07 119次 阅读
基于FPGA上实现硬件入侵检测系统的设计

基于FPGA器件EP1C6Q240C8实现运动控制卡的应用方案

传统的运动控制卡多采用单片机作为微处理器, 通过一些大规模集成电路实现对伺服电机的控制。由于其结构较....
发表于 08-12 17:02 84次 阅读
基于FPGA器件EP1C6Q240C8实现运动控制卡的应用方案

采用可编辑逻辑器件实现MVB总线分析结构的设计

随着高速铁路的迅速发展以及机车车辆的现代化发展趋势,对列车总线的可靠性、安全性、通讯实时性的要求进一....
发表于 08-12 16:58 54次 阅读
采用可编辑逻辑器件实现MVB总线分析结构的设计

典型的10/100以太网系统架构

在摩尔定律的指引下,越来越细的硅工艺线宽使得32位嵌入式解决方案的成本不断降低,从而可以满足更多的应....
发表于 08-12 16:53 173次 阅读
典型的10/100以太网系统架构

基于Modbus协议栈模块的设计与实现

在SoC系统的设计及使用过程中,对其内部行为的实时监控十分重要,目前普遍通过监控端和目标系统间的监控....
发表于 08-12 16:28 46次 阅读
基于Modbus协议栈模块的设计与实现

MB86S02视频图像传感器在FPGA的控制下的数据变化

整个系统以FPGA作为核心控制单元并完成视频信号的中值滤波工作;以DSP作为整个系统的核心处理单元对....
发表于 08-12 16:24 29次 阅读
MB86S02视频图像传感器在FPGA的控制下的数据变化

AD9361宽带变频收发器芯片的中文数据手册免费下载

AD9361 是一款用于SDR 架构的高性能、高度集成的RF 收发器IC ,适合无线通信基础设施、防....
发表于 08-12 16:03 31次 阅读
AD9361宽带变频收发器芯片的中文数据手册免费下载

基于FPGA芯片EP1c3T144和开发平台实现虚拟仪器接口设计

LabVIEW是一种基于图形程序的虚拟仪器编程语言,与传统仪器相比,虚拟仪器技术以计算机为平台,在程....
发表于 08-12 15:59 54次 阅读
基于FPGA芯片EP1c3T144和开发平台实现虚拟仪器接口设计

Dsp6747程序无法运行问题

请教下,dsp6747,norflash烧写,需要二次bootloader,bootloader我用AIS工具转换的,可以运行,跳转到hex6x.exe生成的bin主程序...
发表于 08-12 15:50 0次 阅读
Dsp6747程序无法运行问题

记忆体处理器比起一般 CPU 和 DSP,能节省一百倍的能耗?

记忆体处理器(processor-in-memory,PIM)架构一直被视为一种有趣但难以实现的方法....
发表于 08-12 15:27 169次 阅读
记忆体处理器比起一般 CPU 和 DSP,能节省一百倍的能耗?

基于TMS320X2812型DSP芯片实现非接触式轴转角位移测量系统设计

高精度旋转角测量广泛应用于精密加工、航空航天和军事等领域。测量角度和角位移的方法有:水准管式倾角仪,....
发表于 08-12 15:22 74次 阅读
基于TMS320X2812型DSP芯片实现非接触式轴转角位移测量系统设计

软件测试的重要性和两大自动化测试工具的比较

实际上,软件测试过程与整个软件开发过程基本上是平行进行的。测试计划早在需求分析阶段即应开始制定,其他....
发表于 08-12 14:39 58次 阅读
软件测试的重要性和两大自动化测试工具的比较

高云半导体的低功耗μSOC FPGA蓝牙模块通过韩国认证

基于高云半导体GW1NRF-4的蓝牙模块尺寸为19x20mm,包括GW1NRF-4器件,以及必需的无....
发表于 08-12 14:19 44次 阅读
高云半导体的低功耗μSOC FPGA蓝牙模块通过韩国认证

rm与dsp端的代码是不是需要添加修改什么东西?

现有问题向大家求解: 裸板OMAPL138的ARM端代码是arm_demo1.out很大几百KB,DSP端代码是dsp_demo1.out。也是几百K...
发表于 08-12 12:50 0次 阅读
rm与dsp端的代码是不是需要添加修改什么东西?

基于DSP芯片C5402和音频接口芯片AD50实现实时语音处理系统的设计

TMS320VC5402(以下简称C5402)是TI(德州仪器)公司1999年10月推出的性价比极高....
发表于 08-12 11:45 115次 阅读
基于DSP芯片C5402和音频接口芯片AD50实现实时语音处理系统的设计

基可编程逻辑器件实现滤波器分组级联系统的设计

目前针对数字下变频,除了采用多片DSP组成并行处理模块外,一般都探索采用下变频处理的高效算法。本文针....
发表于 08-11 17:44 75次 阅读
基可编程逻辑器件实现滤波器分组级联系统的设计

采用可编程逻辑器件的译码器优化实现方案

由于卷积码优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法:门....
发表于 08-11 17:41 70次 阅读
采用可编程逻辑器件的译码器优化实现方案

基于Flash FPGA器件实现脉冲延迟控制系统的设计

在科学研究、通信和一些自动控制中,经常需要精确定时的连续脉冲信号,用于产生测试信号或控制用的时序。脉....
发表于 08-11 17:36 115次 阅读
基于Flash FPGA器件实现脉冲延迟控制系统的设计

基于MCU+CPLD双片结构实现新型光电轴角编码器的应用方案

光电轴角编码器是一种采用光电方法,将机械转角转换成数字电信号输出的数字测角装置。它可以和显示装置或计....
发表于 08-11 17:33 75次 阅读
基于MCU+CPLD双片结构实现新型光电轴角编码器的应用方案

基于FPGA硬件实现数字Costas环的设计

扩频通信系统是将基带信号的频谱扩展到很宽的频带上,然后进行传输,通过增大频带宽度来提高信噪比的一种系....
发表于 08-11 17:18 101次 阅读
基于FPGA硬件实现数字Costas环的设计

LC75056PE 带Bongiovi DPS的汽车音响DSP

信息 LC75056PE是一款数字声音处理器,它将音频信号处理器,A / D,D / A和音量集成到单个芯片中,这是汽车音频DSP的先决条件。程序从内部闪存ROM下载到DSP RAM中。 硬件: 模拟输入(立体声) 模拟输入(单声道) ADC 24位 DAC 24位+ EVR 数字输入(IIS) 数字输出(IIS) 采样率转换器(SRC) 主微控制器串行接口 DSP(24位) 电源电压 逻辑(DSP):1.5V PLL电路:3.3V 晶体振荡,数字I / O电源:3.3V CODEC模拟电源:3.3V 电路图、引脚图和封装图...
发表于 04-18 20:26 108次 阅读
LC75056PE 带Bongiovi DPS的汽车音响DSP

THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

信息描述The THS1009 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1009 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1009C is characterized for operation from 0°C to 70°C, and the THS1009I is characterized for operation from ...
发表于 04-18 20:10 28次 阅读
THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

信息描述The TLV1572 is a high-speed 10-bit successive-approximation analog-to-digital converter (ADC) that operates from a single 2.7-V to 5.5-V power supply and is housed in a small 8-pin SOIC package.The TLV1572 accepts an analog input range from 0 to VCC and digitizes the input at a maximum 1.25 MSPS throughput rate. The power dissipation is only 8 mW with a 3-V supply or 25 mW with a 5-V supply. The device features an auto-powerdown mode that automatically powers down to 10 uA whenever a conversion is not performed. The TLV1572 communicates with digital microprocessors via a simple 3- or 4-wire serial port that interfaces directly to the Texas Instruments TMS320 DSPs and (Q)SPI compatible microcontrollers without using additional glue logic. Very high throughput rate, simple serial interface, SO-8 package, 3-V operation, and low power consumption make the TLV1572 an ideal choice for compact or remote high-speed systems.特性F...
发表于 04-18 20:09 34次 阅读
TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 27次 阅读
TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 39次 阅读
TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 37次 阅读
TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 31次 阅读
TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

信息描述The TLV1570 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, an on-chip reference, and a high-speed serial interface. The device contains an on-chip control register allowing control of channel selection, conversion start, reference voltage levels, and power down via the serial port. The MUX is independently accessible, which allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore one signal conditioning circuit can be used for all eight channels.The TLV1570 operates from a single 2.7-V to 5.5-V power supply. The device accepts an analog input range from 0 V to AVDD and digitizes the input at a maximum 1.25 MSPS throughput rate. Power dissipation is only 8 mW with a 2.7-V supply or 40 mW with a 5.5-V supply. The device features an autopower-down mode that automatically ...
发表于 04-18 20:09 40次 阅读
TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 68次 阅读
TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 86次 阅读
TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 71次 阅读
TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 81次 阅读
TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

信息描述The THS12082 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS12082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided.An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the appl...
发表于 04-18 20:06 153次 阅读
THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

信息描述The THS1209 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1209 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1209C is characterized for operation from 0°C to 70°C, and the THS1209I is characterized for operation from ...
发表于 04-18 20:06 169次 阅读
THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

信息描述The THS1207 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1207 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential-inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1207C is characterized for operation from 0°C to 70°C, the THS1207Iis characterized for operation from –40°...
发表于 04-18 20:05 199次 阅读
THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

BELASIGNA R281 始终聆听,语音触发音频DSP系统

信息 BelaSigna®R281是一款超低功耗语音触发解决方案,适用于各种消费电子设备。在典型的应用中,BelaSigna R281“始终在聆听”。并且将检测单个用户训练的触发短语,当检测到该触发短语时断言唤醒信号。 “始终开启”。平均功耗小于300 uW的关键短语检测(不包括麦克风的功耗)可保持待机电池寿命。 BelaSigna R281是一款超小型解决方案,可同时提供采用5 mm x 5mm QFN32封装和2.42 mm x 2.74 mm WLCSP封装。它可以设计在单层PCB上,具有4 mil布线和最少量的外部元件。 需要一个外部的I C主控制器来配置器件进行操作。 超低功耗 卓越绩效 混合信号 Easy Design-In 优势特点 主要功能 久经考验的超低功耗数字信号处理(DSP)技术 •最初为助听器开发的音频DSP技术在以下方面具备所需的计算能力极低电流消耗 •...
发表于 04-18 19:42 95次 阅读
BELASIGNA R281 始终聆听,语音触发音频DSP系统

THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

信息描述The THS10082 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS10082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the app...
发表于 04-18 19:06 92次 阅读
THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

信息描述The THS1206 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1206 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the applic...
发表于 04-18 19:06 95次 阅读
THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

信息描述 The THS1007 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1007 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1007C is characterized for operation from 0°C to 70°C, and the THS1007I is characterized for operation from ...
发表于 04-18 19:06 84次 阅读
THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗

信息描述The THS10064 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS10064 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to improve data transfers to the processor. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. Two diffe...
发表于 04-18 19:06 84次 阅读
THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗