芯片制造向更小的目标前进

在计算机芯片的世界中，许多参数都是 “ 越大越好 ”。比如更多的内核、更高的 GHz 主频、以及更大的浮点运算能力。不同的是，在工艺制程上，整个行业都在极力向更微小的目标前进。从 10nm 到 7nm，直至 5nm 和更小的尺度。但在深入剖析原因之前，我们得先回顾下处理器的体系结构，以及工程师们是如何规划和设计芯片的。

（题图 来自：TechSpot）

现在前头：本文主要讲述计算机芯片是如何被物理组装的，涉及制造的光刻部分则简略带过。

在芯片行业里，特征尺寸与制程节点紧密相关，详细内容可参考《如何设计 CPU》的第三章节内容。

芯片内部的每个执行单元，都可完成数学运算和数据存储，且性能上相当依赖于功效的工艺节点（特指同一制造商的每一次迭代）。

然而在营销实践中，这个术语用起来还是相当宽松的，取决于制造商爱用晶体管间的最小数值、或是平均数值。

在处理器世界中，任何改变都不会一蹴而就。更大的组件，意味着需要更长时间才能变更其状态、信号需要更长的传播时间、以及需要消耗更多的能量，更别提大芯片会占用更多的物理空间了。

上图中展示了英特尔的三款旧 CPU，最左边的是 2006 年的赛扬、中间的是 2004 年的奔腾移动处理器、最右边的则是 1995 年的古老崩腾处理器。

三款芯片的制程节点分别为 65、90、350 nm —— 24 年前的产品，其关键部件的体积是 13 年前产品的五倍。

与此同时，较新的 CPU 内部有大约 2.9 亿个晶体管，而老崩腾只有它的百分之一（略超 300 万个）。功耗方面，2006 款赛扬处理器的 TDP 约 30W，老奔腾只有 12W 。

热设计功耗的增加，主要是随着电能在芯片中电路周围的流动，能量因各种过程而损耗，且其中大部分以热量的形式释放。尽管 30W 数倍于 12W，但新 CPU 的晶体管更是旧芯片将近百倍。

正因如此，采用较小的工艺节点，可使芯片更小、更快地切换晶体管、提升每秒的运算量、并减少能耗（热量）的散失。

（图自：Peellden，Wikimedia Commons）

那么，为何我们不 “ 一步到位 ”，直接让所有芯片都使用最小的制程呢？说到这，就得提一下被称作 “ 光刻 ” 的生产流程了。

光掩膜会遮挡某些区域的光线，被允许穿透的光线会集中在一个小点上，然后与芯片制造中使用的特殊层发生反应，以确定各个零件的位置。

你可想象给胳膊拍了一张 X 光照片，骨头挡住了光线（起到了光罩的作用），而肌肉组织允许 X 射线的穿透，从而得出内部结构的图像。而光刻工艺的迭代，与光的波长有关。

（图自：Philip Ronan，Gringer）

可见光（380 ~ 750 nm）只是光谱的一部分，其它还有无线电波、微波、X 射线等。你可从上图中见到光波的尺寸，大约在 10^-7 米左右（约 0.000004 英寸）。

言归正传，我们继续聊聊芯片的制造工艺，比如旧赛扬采用了 65nm 制程节点。那么，我们又该如何制造比光波还细小的零件呢？答案是采用紫外（EV）、甚至极紫外光刻（EUV）。

光谱图中，UV 始于 380nm 左右，直到 10nm 左右。英特尔、台积电、格罗方德等制造商，现在都已经摸到了极紫外（190 nm 左右）。

新工艺不仅能够将组件本身造得更小，且整体品质也可能更好，从而将各个零件紧密封装到一起，有助于缩小芯片的整体尺寸。

（制造缺陷特写，图自：Solid State Technology）

对于制程节点的规模，不同企业有着不同的宣称。比如英特尔用 P1274 指代当前的 10nm 工艺，而台积电称之为 10FF 。

在将格罗方德售出之后，AMD 现在靠的是台积电代工，并且用上了 7nm 的量产工艺。需要指出的是，尽管一些最小特征的跨度仅为 6nm，但其它多数特征还是略大于此的。

为了让普通人了解 6nm 到底有多小，就必须提到硅原子本身的直径为 0.1nm 左右，而构成处理器主体的大部分硅原子的间距仅在 0.5nm 。换言之，单个晶体管在各个方面都覆盖了不到 10 个硅原子。

抛开令人难以置信的事实，EUV 光刻技术还是引发了许多严重的工程和制造难题。英特尔一直努力使其 10nm 产能赶上 14nm 的水平，格罗方德更是在去年停止了 7nm 及以下制程的研发。

问题在于，随着电磁波长的越来越短，其携带的能量就越来越大，导致有更大的潜在可能性会损坏正在制造的芯片。此外，小规模制造对所用材料的污染和缺陷也高度敏感。

其它问题包括衍射极限和统计噪声（EUV 波传递的能量在其中沉积到芯片层中的自然变化），导致制造商无法实现 100% 完美的芯片制造目标。

还有一个问题是，在怪异的原子世界里，我们无法再假定电流和能量的传递，会遵循经典的物理学系统规则。移动电子的时候，遇到的各种棘手的问题也会更多。

就英特尔和台积电而言，想要实现这一目标，将变得更加困难，因为绝缘层的厚度还远远不够。不过目前的生产问题，几乎都集中在 EUV 光刻技术的固有缺陷上。

正因如此，我们要继续等待多年，才能评判量子处理方案是否更具优势。此外出于商业的考虑，更小的制程可节省更多的成本。

假如英特尔用 28nm 工艺去制造 Haswell 系列 CPU（如 i7-4790K），其成本将会翻一番。但通过在单个晶圆上切割出更多的芯片，能够在很大程度上抵消多出来的成本。

过去几年，以智能手机和家用 / 汽车为代表的芯片应用，已经呈现了近乎指数级的增长。芯片制造商也被迫承担因转向更小的制程节点而造成的财务损失，直到能够大规模量产的行业配套更加成熟。

尽管格罗方德的放弃听起来有些悲观，但三星和台积电在 7nm 制程的投入 / 产出方面还是让人感到有些欣慰。比如 AMD 最新发布的三代锐龙 CPU，就给市场打了一针强心剂。

该系列高端 PC 处理器采用了台积电 7nm 工艺，并结合了格罗方德生产的 14nm 芯片。前者可视作传统的 CPU 部件，而后者则是集成了 DDR4 内存控制器与 PCI Express 4.0 的 SoC 桥接组件。

上图显示了英特尔在过去 50 年里的制程节点变化，X 轴从 10 到 10000 nm、Y 轴从 1970 到 2020 。从整体上来看，这家芯片巨头大约每 4.5 年迭代一次。

如果一切顺利，其有望在 2025 年推出 5nm 产品线（希望 10nm 产能别再拖后腿）。同时三星和台积电也在积极投入 5nm 研究，但愿该行业还能继续给消费者带来惊喜。