0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

64核后128核桌面处理器还会远吗?

汽车玩家 来源:快科技 作者:宪瑞 2019-11-20 17:22 次阅读

主流桌面处理器中,2006年到2016年这十年间一直都是最多4核(4核8线程),2017年随着AMD重返高性能CPU市场,CPU终于开始了核战,两年时间主流桌面市场就变成了8核为主了。

在服务器市场上,AMD的“核弹”就更狠了,Naples那不勒斯家族的第一代EPYC霄龙处理器就是32核64线程了,今年的7nm Zen2架构的Rome罗马处理器达到了64核128线程,而友商的至强服务器CPU最多依然是28核56线程。

桌面市场上也同样再次翻倍,16核32线程的锐龙9 3950X取代以往的8核进入主流市场,而HEDT平台已经有24核、32核的锐龙Threadripper 3960X、3970x,但是64核128线程的锐龙Threadripper 3990X已经不是秘密了,就是等着明年发布而已。

再往后呢?桌面达到64核之后还会不会再翻倍到128线程?如果有,这个事也只能是AMD做得到。

在接受采访时,AMD高级副总、数据中心嵌入式业务总经理Forrest Norrod也回应了未来CPU核心数发展的问题,他说“随着时间的推移,AMD希望跟随制造工艺的改进而不断提高CPU核心数量,有很多应用都是可以受益于核心数量的增加及计算密度的提升。”

换句话说,AMD这是在暗示未来的CPU核心数会突破现在的水平,128核256线程也是可能的。

不过Forrest Norrod的表态也很谨慎,因为计算性能的提升不只是核心数量增加的问题,他说AMD还需要确保计算密度、内存带宽、IO接口之类的平衡性,避免某部分出现瓶颈。

从目前的现状来看,AMD下一代的 7nm+工艺Zen3应该不会再增加核心数了,一方面是因为现有的桌面16核、服务器64核已经够多了,另一方面也因为Zen3使用的是7nm增强版工艺,虽然说晶体管密度提升了20%,但总体增加不多,不足以支撑翻倍的CPU核心数。

再往后是Zen4架构了,AMD还在开发中,最快也要2021年才能问世了,届时应该会用上5nm工艺,它的晶体管密度提升80%左右,这个提升倒是有可能支撑CPU核心翻倍。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18219

    浏览量

    221938
  • amd
    amd
    +关注

    关注

    25

    文章

    5182

    浏览量

    132624
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10412

    浏览量

    206467
收藏 人收藏

    评论

    相关推荐

    飞腾2000 4处理器国产主板介绍# 飞腾主板# 国产主板# 飞腾处理器

    处理器服务
    jf_67464575
    发布于 :2024年02月03日 10:15:41

    简单认识IA-64架构处理器

    IA- 64 架构处理器(IA - 64 Processors )最早为安腾架构 (Itanium Architecture)处理器的缩写,支持64
    的头像 发表于 11-27 09:33 572次阅读

    cpu处理器参数怎么看

    CPU处理器参数可以从以下几个方面进行查看: CPU品牌:如Intel、AMD等。 核心数:单核、双、四、六等。 主频:表示CPU每秒执行的指令数,单位为GHz。 外频:表示系统
    发表于 09-05 16:42

    ARM Cortex-R52+处理器技术参考手册

    兼容的处理元素(PE)。 在Cortex-R52+的背景下,PE和核心在概念上是相同的。 多个受保护的内存系统架构(PMSA)上下文可以在同一上执行,使用虚拟化技术来包含它们。 该处理器能够包含
    发表于 08-29 07:33

    ARM Cortex®-A72 MPCore处理器技术参考手册

    Cortex-A72处理器是一款实现ARMv8-A架构的高性能、低功耗处理器。 它在带有L1和L2缓存子系统的单处理器设备中具有一到四个核心。 下图显示了四Cortex-A72
    发表于 08-25 06:27

    专用R5F+双A53,异构多核AM64x让工控“更实时”

    Cortex-R5F + Cortex-A53异构多核, 给工控带来何种意义? 创龙科技SOM-TL64x工业核心板搭载TI AM64x最新工业处理器,因其CortexR5F + 双
    发表于 08-23 15:34

    ARM Cortex-R52处理器技术参考手册

    ARMv8-R标准的处理元件(PE)。 在Cortex-R52的背景下,PE和核心在概念上是相同的。 多个受保护的内存系统架构(PMSA)上下文可以在同一上执行,使用虚拟化技术来包含它们。 该处理器
    发表于 08-18 07:07

    对于不规范的NICE指令格式,主处理器E203是否会将自定义指令派发给NICE

    若不按照官方文档中的NICE指令格式自定义指令,主处理器会如何处理该指令?主处理器正常派发该指令给协处理器,报错或者卡死或者忽略?
    发表于 08-17 06:41

    Arm Cortex-R52处理器技术参考手册

    。 该处理器能够包含不同上下文的实时性能,从而防止一个上下文影响更关键的上下文的响应时间和确定性。 处理器可以具有用于双锁定步骤(DCLS)操作的逻辑和比较实例的冗余副本。
    发表于 08-17 06:24

    如何在蜂鸟处理器的基础上扩展第三方指令?

    想咨询一下如何在蜂鸟处理器的基础上扩展第三方指令,使用户自定义指令,并如何构建机器码等内容? 我看了胡老师的RISC-V处理器设计的书里面讲的使用custom1-4来进行扩展,并以EAI为实例进行
    发表于 08-16 07:36

    【昉·星光 2 高性能RISC-V单板计算机体验】使用之一:星光 2开箱之硬件分析

    可达1.2GHz),昉·星光 2全面升级,搭载四64位RV64GC ISA的芯片平台(惊鸿7110 RISC-V 四64位RV
    发表于 07-28 15:02

    使用ECUC将STM0和1分配给双0和1,调试发现暂停再次点击RunSTM定时不计数怎么解决?

    使用ECUC将STM0和1分配给双0和1,调试发现暂停再次点击RunSTM定时不计数。
    发表于 06-02 06:07

    FPGA硬核与软处理器有什么区别和联系?

    FPGA硬核与软处理器有什么区别和联系?
    发表于 05-30 20:36

    请问双之间如何通信?

    请问双之间如何通信? 怎么处理双核对外设资源出现竞争的问题?
    发表于 05-26 06:37

    Vivado生成IP

    在vivado生成ip缺少一大片文件,之前是可以用的,中途卸载过Modelsim,用vivado打开过ISE工程,因为工程中很多IP不能用所以在重新生成过程中发现了这个问题,还请大神告知是怎么回事?
    发表于 04-24 23:42