发烧友10周年庆典,全网超值优惠来袭!千元现金券,下单抽奖赶紧参与》》

FPGA在计算加速应用中与GPU有什么区别

2019-08-17 11:29 次阅读

  FPGA 是一堆晶体管,你可以把它们连接(wire up)起来做出任何你想要的电路。它就像一个纳米级面包板。使用 FPGA 就像芯片流片,但是你只需要买这一张芯片就可以搭建不一样的设计,作为交换,你需要付出一些效率上的代价。

  从字面上讲这种说法并不对,因为你并不需要重连(rewire)FPGA,它实际上是一个通过路由网络(routing network)连接的查找表 2D 网格,以及一些算术单元和内存。FPGA 可以模拟任意电路,但它们实际上只是在模仿,就像软件电路仿真模拟电路一样。这个答案不恰当的地方在于,它过分简化了人们实际使用 FPGA 的方式。接下来的两个定义能更好地描述 FPGA。

  电路模拟是 FPGA 的经典主流用例,这也是 FPGA 最早出现的原因。FPGA 的关键在于硬件设计是用 HDL 形式编码的,而且买一些便宜的硬件就可以得到和 ASIC 相同的效果。当然,你不可能在 FPGA 和真正的芯片上使用完全相同的 Verilog 代码,但至少它们的抽象范围是一样的。

  这是与 ASIC 原型设计不同的一个用例。和电路仿真不同,计算加速是 FPGA 的新兴用例。这也是微软最近成功加速搜索和深度神经网络的原因。而且关键的是,计算实例并不依赖于 FPGA 和真正 ASIC 之间的关系:开发人员针对基于 FPGA 的加速编写的 Verilog 代码不需要与用来流片的 Verilog 代码有任何的相似性。

  这两种实例在编程、编译器和抽象方面存在巨大差异。我比较关注后者,我将其称为「计算 FPGA 编程」(computaTIonal FPGA programming)。我的论点是,目前计算 FPGA 的编程方法都借鉴了传统的电路仿真编程模型,这是不对的。如果你想开发 ASIC 原型的话,Verilog 和 VHDL 都是正确的选择。但如果目标是计算的话,我们可以也应该重新思考整个堆栈。

  让我们开门见山地说吧。FPGA 是一类很特殊的硬件,它用来高效执行模拟电路描述的特殊软件。FPGA 配置需要一些底层软件——它是为了 ISA 编写的程序。

  这里可以用 GPU 做类比。在深度学习和区块链盛行之前,有一段时间 GPU 是用来处理图形的。在 21 世纪初,人们意识到他们在处理没有图形数据的计算密集型任务时,也会大量使用 GPU 作为加速器:GPU 设计师们已经构建了更通用的机器,3D 渲染只是其中一个应用而已。

  1.png

  FPGA的定义以及和GPU的类比

  计算 FPGA 遵循了相同的轨迹。我们的想法是要多多使用这一时兴的硬件,当然不是为了电路仿真,而是利用适合电路执行的计算模式。用类比的形式来看 GPU 和 FPGA,则:

  为了让 GPU 发展成今天的数据并行加速器,人们不得不重新定义 GPU 输入的概念。我们过去常常认为 GPU 接受奇特的、强烈的、特定领域的视觉效果描述。我们实现了 GPU 执行程序,从而解了它们真正的潜力。这样的实现让 GPU 的目标从单个应用域发展为整个计算域。我认为计算 FPGA 正处于类似的转变中:

  现在还没有针对 FPGA 擅长的基本计算模式的简洁描述。但它和潜在的不规则并行性、数据重用以及大多数静态的数据流有关。和 GPU 一样,FPGA 也需要能够体现这种计算模式的硬件抽象:Verilog 用于计算 FPGA 的问题在于它在低级硬件抽象中效果不好,在高级编程抽象中的效果也不好。让我们通过反证法想象一下,如果用 RTL(寄存器传输级)取代这些角色会是什么样。

  甚至 RTL 专家可能也无法相信 Verilog 是可以高效开发主流 FPGA 的方式。它不会把编程逻辑推向主流。对于经验丰富的硬件黑客来说,RTL 设计似乎是友好而熟悉的,但它与软件语言之间的生产力差距是不可估量的。

  事实上,对现在的计算 FPGA 来说,Verilog 实际上就是 ISA。主要的 FPGA 供应商工具链会将 Verilog 作为输入,而高级语言的编译器则将 Verilog 作为输出。供应商一般会对比特流格式保密,因此 Verilog 在抽象层次结构中会处于尽可能低的位置。

  把 Verilog 当做 ISA 的问题是它和硬件之间的距离太远了。RTL 和 FPGA 硬件之间的抽象差距是巨大的:从传统角度讲它至少要包含合成、技术映射以及布局布线——每一个都是复杂而缓慢的过程。因此,FPGA 上 RTL 编程的编译/编辑/运行周期需要数小时或数天,更糟糕的是,这是一个无法预测的过程:工具链的深层堆栈可能会掩盖 RTL 中的改变,这可能会影响设计性能和能源特性。

  好的 ISA 应该直接展示底层硬件未经修饰的真实情况。像汇编语言一样,它其实不需要很方便编程。但也像汇编语言一样,它的编译速度需要非常快,而且结果可预测。如果想要构建更高级的抽象和编译器,就需要一个不会出现意外的低级目标。而 RTL 不是这样的目标。

  如果计算 FPGA 是特定类算法模式的加速器,那当前的 FPGA 并不能理想地实现这一目标。在这个游戏规则下能够击败 FPGA 的新硬件类型,才可能带来全新的抽象层次结构。新的软件栈应该摒弃 FPGA 在电路仿真方面的遗留问题,以及 RTL 抽象。

收藏 人收藏
分享:

评论

相关推荐

小梅哥FPGA设计思想与验证方法视频教程

刚刚录制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小梅哥在录制视频时需要注意的内容以及希望系列
发表于 03-24 00:00 37952次 阅读
小梅哥FPGA设计思想与验证方法视频教程

嵌入式系统需要学习哪些知识?

嵌入式系统以及 Linux 作业系统简介 建立发展工作站 安装跨平台编译工具以及重新编译作业系统核心 在本机 MTD 装置以及远端...
发表于 09-20 11:30 27次 阅读
嵌入式系统需要学习哪些知识?

如何获得xilinx中的RS232,FPGA和FLASH PROM?

我需要知道上面的xilinx产品是否只包含两个RS232和一个FPGA(XC3S700A-FG484) 和小板上的FLASH PROM(超...
发表于 09-20 10:33 9次 阅读
如何获得xilinx中的RS232,FPGA和FLASH PROM?

无法编程BPI Flash该怎么办?

嗨,我正在使用SP601开发板。 当我改变SW2 OFF模式(意味着BPI FLASH激活)时,我尝试程序闪光。 错误信息是这...
发表于 09-20 10:09 4次 阅读
无法编程BPI Flash该怎么办?

如何选择合适的开发板?

我已经远离fpga设计和开发多年了。 我曾经设计完整的基于fpga的嵌入式产品。 最后一个使用Virtex4时它们是全新的。 从那以后...
发表于 09-20 09:04 4次 阅读
如何选择合适的开发板?

Quartus官方的Verilog教程使用FPGA的典型电路设计和实现等资料说明

本教程介绍Quartus Prime CAD系统。本文概述了用fpga器件实现的典型电路设计CAD流....
发表于 09-20 08:00 2次 阅读
Quartus官方的Verilog教程使用FPGA的典型电路设计和实现等资料说明

为什么uboot中没有对存储器寄存器初始化就直接开始重定位了?

请问一下各位师兄们,老师的毕业班移植新的uboot第二课3.2节里边没有对存储器寄存器初始化就直接开始重定位了,这样子做有什么问...
发表于 09-20 03:09 16次 阅读
为什么uboot中没有对存储器寄存器初始化就直接开始重定位了?

请问cpu_sr = OS_CPU_SaveSR()语句中返回cpu_sr 的是什么值?

请问一下各路大神,cpu_sr = OS_CPU_SaveSR()语句中返回给cpu_sr 的是什么值啊?相关代码如下:在进入临界段之前也没看见...
发表于 09-19 22:47 6次 阅读
请问cpu_sr = OS_CPU_SaveSR()语句中返回cpu_sr 的是什么值?

FPGA并没有大家想象中的发展那么快

新工艺成本激增的速度,在行业平均的复合年增长率几近持平的情况下,那些市场规模足够大的参与者才有机会持....
发表于 09-19 17:32 28次 阅读
FPGA并没有大家想象中的发展那么快

FPGA芯片未来发展的趋势将会如何

赛灵思为客户提供相对灵活的domain-specific选择,与下游客户自己选择做domain-sp....
发表于 09-19 17:27 29次 阅读
FPGA芯片未来发展的趋势将会如何

摩尔定律失效致使FPGA将迎来黄金时代

应对摩尔定律挑战的一个典型方案是异构集成和3D-IC。这也是现在比较流行的所谓more than M....
发表于 09-19 17:24 36次 阅读
摩尔定律失效致使FPGA将迎来黄金时代

关于嵌入式FPGA内部的原始构造块

FPGA中的可编程逻辑块是查找表(LUT),它可以通过编程实现任意布尔函数:4个,5个或6个输入具有....
发表于 09-19 15:02 29次 阅读
关于嵌入式FPGA内部的原始构造块

FPGA将改变未来芯片和SoC的设计方式

芯片设计人员今天面临的最关键的问题之一是在设计过程中实时重新配置RTL,甚至在系统中也是如此。不幸的....
发表于 09-19 14:59 29次 阅读
FPGA将改变未来芯片和SoC的设计方式

基于FPGA来实现逻辑芯片的功能故障测试

在最原始的测试过程中,对集成电路(IntegratedCircuit,IC)的测试是依靠有经验的测试....
发表于 09-19 14:56 17次 阅读
基于FPGA来实现逻辑芯片的功能故障测试

设计一个简易频谱分析仪的详细论文资料说明

本简易频谱分析仪由模拟高中频部分、显示处理部分和波形控制部分组成。模拟高中频部分采用了二次混频结构,....
发表于 09-19 14:51 18次 阅读
设计一个简易频谱分析仪的详细论文资料说明

米尔MYD-C7Z020开发板免费试用

MYD-C7Z020是米尔科技推出的基于XilinxZynq-7000系列SoC芯片的一款FPGA+ARM的嵌入式开发板,旨在为开发者提供完...
发表于 09-19 14:04 90次 阅读
米尔MYD-C7Z020开发板免费试用

FPGA设计中必须掌握的Cordic算法

大多数工程师在碰到需要在 FPGA 中实现诸如正弦、余弦或开平方这样的数学函数时,首先会想到的是用查找表,可能再结合线性内...
发表于 09-19 09:07 235次 阅读
FPGA设计中必须掌握的Cordic算法

如何搭建寄存器的工程环境详细方法步骤说明

本文档的主要内容详细介绍的是如何搭建寄存器的工程环境详细方法步骤说明。
发表于 09-19 08:00 8次 阅读
如何搭建寄存器的工程环境详细方法步骤说明

FPGA平台架构怎么应用在复杂嵌入式系统上?

设计嵌入系统的主要挑战来自于需要同时优化众多设计因素。这些需要优化的设计因素包括单位成本、NRE(不可回收工程)成本、功率...
发表于 09-19 06:04 27次 阅读
FPGA平台架构怎么应用在复杂嵌入式系统上?

基于FPGA的设计怎么验证?

但是,如果FPGA通过接口与DSP核心连接,并且高速视频数据是通过它来传输,那么它根本不是简单的系统。这种更高的设计复杂...
发表于 09-19 06:00 28次 阅读
基于FPGA的设计怎么验证?

如何用FPGA来实现机器学习的应用

越来越多的辅助驾驶、无人机、虚拟现实/增强现实、医学诊断、工业视觉等应用,为了追逐更高性能/差异化,....
发表于 09-18 17:56 58次 阅读
如何用FPGA来实现机器学习的应用

FPGA是什么以及FPGA有什么特点

FPGA,是Field Programmable Gate Array的简称,中文名称为现场可编程门....
发表于 09-18 17:51 62次 阅读
FPGA是什么以及FPGA有什么特点

Intel下一代Xeon至强处理集成FPGA已经发货

英特尔至强6138P包括一个Arria10 GX 1150 FPGA内核,和高达160Gbps的I/....
发表于 09-18 17:47 406次 阅读
Intel下一代Xeon至强处理集成FPGA已经发货

FPGA在AI领域处理效率中有着显著的优势

数据中心逻辑芯片是百亿美元市场,低延迟+高吞吐奠定FPGA核心优势。根据 Intel披露的数据,数据....
发表于 09-18 15:04 83次 阅读
FPGA在AI领域处理效率中有着显著的优势

5G时代的到来FPGA将面临价提量升

FPGA是5G基础设施和终端设备的零部件,5G全球部署持续推进,基站、IoT、 终端设备、边缘计算的....
发表于 09-18 15:01 56次 阅读
5G时代的到来FPGA将面临价提量升

全球首例基于国产FPGA的人工智能解决方案已发布

人工智能在物联网(IoT)终端及云的边缘应用中突飞猛进,这主要得益于其无需网络连接到数据中心就能进行....
发表于 09-18 14:58 67次 阅读
全球首例基于国产FPGA的人工智能解决方案已发布

手把手教你学51单片机C语言版PDF电子书免费下载

本书旨在培养和锻炼单片机系统实用开发技能,全书以实践为主线,让读者在一个个实践案例中逐步掌握单片机电....
发表于 09-17 16:41 64次 阅读
手把手教你学51单片机C语言版PDF电子书免费下载

使用51单片机设计声音导引系统的总结报告免费下载

本系统采用两片STC12C5A60S2增强型51单片机,双直流电机双轮驱动小车。通过接收点收到声音信....
发表于 09-17 15:54 37次 阅读
使用51单片机设计声音导引系统的总结报告免费下载

单片机实现寄存器寻址的方法解析

1、4个工作寄存器组共有32个通用寄存器,但在指令中只能使用当前寄存器组(工作寄存器组的选择在前面专....
发表于 09-17 15:43 36次 阅读
单片机实现寄存器寻址的方法解析

基于89C51单片机和FPGA结合的滤波器模块设计

滤波器是一种用来消除干扰杂讯的器件,可用于对特定频率的频点或该频点以外的频率进行有效滤除。它在电子领....
发表于 09-17 15:32 85次 阅读
基于89C51单片机和FPGA结合的滤波器模块设计

GW2AR18 FPGA开发板的用户手册免费下载

开发板采用高云半导体GW2AR-18 FPGA 器件,内嵌64Mbit PSRAM资源。高云半导体G....
发表于 09-17 15:22 37次 阅读
GW2AR18 FPGA开发板的用户手册免费下载

FPGA芯片将成为增强机器学习的好帮手

在商业软件中,电脑芯片已被遗忘。对于商业应用程序来说,这是一种商品。由于机器人技术与个人硬件设备联系....
发表于 09-17 11:49 64次 阅读
FPGA芯片将成为增强机器学习的好帮手

关于典型FPGA开发的流程与注意事项

由于目前微电子技术已经发展到SOC阶段,即集成系统(Integrated System)阶段,相对于....
发表于 09-17 11:45 99次 阅读
关于典型FPGA开发的流程与注意事项

Si24R2超低功耗高性能GFSK无线发射芯片的数据手册免费下载

Si24R2是一颗工作在 2.4GHz ISM 频段, 专为低功耗无线场合设计 集成嵌入式 发射基带....
发表于 09-17 11:22 35次 阅读
Si24R2超低功耗高性能GFSK无线发射芯片的数据手册免费下载

FPGA芯片内包含着大量的数字电路以及存储器

FPGA 全称「可编辑门阵列」(Field Programmable Gate Array),其基本....
发表于 09-16 17:53 45次 阅读
FPGA芯片内包含着大量的数字电路以及存储器

英特尔发布最新Arria10 GX 1150 FPGA内核

英特尔至强6138P包括一个Arria10 GX 1150 FPGA内核,和高达160Gbps的I/....
发表于 09-16 17:48 76次 阅读
英特尔发布最新Arria10 GX 1150 FPGA内核

FPGA+CPU的单片集成相较于传统应用的优势明显

基于FPGA的CPU集成将带来的一些潜在优势包括:更易于满足大多数系统的功能性需求;潜在的改善了系统....
发表于 09-16 17:44 59次 阅读
FPGA+CPU的单片集成相较于传统应用的优势明显

使用MATLAB与OrCAD进行数据通信的步骤和实例详细说明

在许多应用场合,需要MATLAB与OrCAD之间进行数据通信。根据通信方式的不同,本文提出了两种Or....
发表于 09-16 16:51 40次 阅读
使用MATLAB与OrCAD进行数据通信的步骤和实例详细说明

GPU为机器视觉可以带来些什么

随着图像捕获系统的分辨率增加,机器视觉的可能性也增加,因为可用于评估的细节以相应的速率增加。
发表于 09-16 16:40 64次 阅读
GPU为机器视觉可以带来些什么

人工智能和大数据将带动FPGA产业的高质量发展

智博会推动了新一轮科技革命和产业革命的新浪潮,智汇八方、博采众长,促进智能产业、智能制造、大数据智能....
发表于 09-16 14:58 62次 阅读
人工智能和大数据将带动FPGA产业的高质量发展

FPGA将成为安防企业竞争力和话语权的决定性因素之一

AI技术发展至今,安防行业热度毋庸赘言。在安防智能化进程中,摄像头、交换机、硬盘刻录机、各类服务器等....
发表于 09-16 14:55 44次 阅读
FPGA将成为安防企业竞争力和话语权的决定性因素之一

高云半导体发布全球首例基于国产FPGA的AI解决方案

中国广州,2019年9月16日 - 全球增长最快的可编程逻辑器件供应商—广东高云半导体科技股份有限公....
发表于 09-16 14:52 54次 阅读
高云半导体发布全球首例基于国产FPGA的AI解决方案

全球首例基于国产FPGA的人工智能解决方案发布

全球增长最快的可编程逻辑器件供应商—广东高云半导体科技股份有限公司(以下简称“高云半导体”),今日发....
发表于 09-16 09:33 222次 阅读
全球首例基于国产FPGA的人工智能解决方案发布

CPLD和FPGA这两者到底有什么区别呢

CPLD和FPGA都是我们经常会用到的器件。有的说有配置芯片的是FPGA,没有的是CPLD;有的说逻....
发表于 09-13 14:58 83次 阅读
CPLD和FPGA这两者到底有什么区别呢

基于FPGA而实现的视频图像处理算法

为有效提高视频监控应用领域中多屏幕画面显示的清晰度、分辨度等问题,提出了一种基于FPGA的实时视频图....
发表于 09-13 14:53 75次 阅读
基于FPGA而实现的视频图像处理算法

FPGA将在云计算等新领域中进一步开疆拓土

Xilinx的FPGA的基本结构是一样的,主要由6部分组成,分别为可编程输入/输出单元、基本可编程逻....
发表于 09-13 14:47 128次 阅读
FPGA将在云计算等新领域中进一步开疆拓土

5G和AI将为FPGA市场带来确定性增长

根据WSTS的数据,2018年全球集成电路市场规模达到4688亿美元,同期全球FPGA市场规模约63....
发表于 09-12 15:49 163次 阅读
5G和AI将为FPGA市场带来确定性增长

基于第二代HyperFlex架构开发的Agilex FPGA芯片

据Electronics Weekly报道,英特尔首款Agilex FPGA已向早期客户出货,这些公....
发表于 09-12 15:44 113次 阅读
基于第二代HyperFlex架构开发的Agilex FPGA芯片

FPGA在安防应用中所具备的优势

从技术方面来看,AI芯片的典型代表包括GPU、FPGA和ASIC三种。不过,GPU并未专门针对安防监....
发表于 09-12 15:37 210次 阅读
FPGA在安防应用中所具备的优势

FPGA在安防应用中独具优势

FPGA不仅可针对每一种具体的应用根据算法结构进行深度定制,达到较高的计算效率和能效,技术风险也低于....
的头像 倩倩 发表于 09-12 10:15 298次 阅读
FPGA在安防应用中独具优势

借着5G东风FPGA的发展将实现高速化

随着目前5G时代的进展以及AI的推进速度,MRFR预测FPGA在2025年有望达到约125.21亿美....
发表于 09-11 15:48 110次 阅读
借着5G东风FPGA的发展将实现高速化

未来芯片的发展对FPGA的要求将会越来越高

AI、5G技术的发展对芯片架构和软件支持提出了越来越高的要求,芯片设计更加复杂,业界需要更大容量的F....
发表于 09-11 15:43 109次 阅读
未来芯片的发展对FPGA的要求将会越来越高

国产FPGA厂商如何才能实现逆境突围

据MRFR统计2018年全球FPGA市场规模为60亿美元左右,随着AI+5G的应用逐步展开, FPG....
发表于 09-11 15:39 64次 阅读
国产FPGA厂商如何才能实现逆境突围

OrCAD Capture的使用培训教程免费下载

ORCAD Capture (以下以Capture代称)是一款基于Windows 操作环境下的电路设....
发表于 09-11 09:50 59次 阅读
OrCAD Capture的使用培训教程免费下载

从时钟引脚进入FPGA后在内部传播路径

时钟网络反映了时钟从时钟引脚进入FPGA后在FPGA内部的传播路径。
的头像 FPGA开源工作室 发表于 09-10 15:12 2925次 阅读
从时钟引脚进入FPGA后在内部传播路径

S29AL004D闪存芯片的数据手册免费下载

S29AL004D是一个4mbit、3.0v的闪存,组织为524288字节或262144字。该设备提....
发表于 09-10 08:00 79次 阅读
S29AL004D闪存芯片的数据手册免费下载

近年来FPGA的市场发展以及未来发展趋势

FPGA虽积极使用最先进的工艺技术提升效能、降低成本,但工艺日益缩密的结果是:晶体管的漏电流(Lea....
发表于 09-09 17:27 197次 阅读
近年来FPGA的市场发展以及未来发展趋势

FPGA是什么它有什么优势和劣势

如果需要计算一些数据,最常用的方法是针对CPU或GPU这样基于指令的架构编写计算所需的软件。或者采取....
发表于 09-09 17:23 189次 阅读
FPGA是什么它有什么优势和劣势

在未来的生活中FPGA将无处不在

在越来越多的设计和越来越多的市场中,我们都能看到FPGA的身影;而且随着它们被纳入越来越多的系统中,....
发表于 09-09 17:18 140次 阅读
在未来的生活中FPGA将无处不在

FD650B LED驱动控制和键盘扫描专用集成电路的数据手册免费下载

FD650B 对数码管和发光管采用动态扫描驱动,顺序为DIG1至DIG4,当其中一个引脚吸入电流时,....
发表于 09-09 17:15 94次 阅读
FD650B LED驱动控制和键盘扫描专用集成电路的数据手册免费下载

SMV512K32-SP 16MB 防辐射 SRAM

SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线 3.3±0.3VI /O,1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的< sup> TM 技术和存储器设计。 TID抗扰度&gt; 3e5rad(Si) SER&lt; 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...
发表于 01-08 17:47 154次 阅读
SMV512K32-SP 16MB 防辐射 SRAM

SN74HCT273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
发表于 01-08 17:46 112次 阅读
SN74HCT273A 具有清零功能的八路 D 类触发器

SN74HC273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
发表于 01-08 17:46 130次 阅读
SN74HC273A 具有清零功能的八路 D 类触发器

SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...
发表于 10-11 15:07 80次 阅读
SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...
发表于 10-11 14:49 20次 阅读
SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...
发表于 10-11 11:46 38次 阅读
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...
发表于 10-11 11:32 50次 阅读
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...
发表于 10-11 11:28 51次 阅读
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...
发表于 10-11 11:08 27次 阅读
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...
发表于 10-11 11:06 37次 阅读
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
发表于 10-11 11:02 42次 阅读
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
发表于 10-11 11:00 115次 阅读
SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-11 10:51 30次 阅读
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ABT162823A 具有三态输出的 18 位总线接口触发器

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...
发表于 10-11 10:48 40次 阅读
SN74ABT162823A 具有三态输出的 18 位总线接口触发器

SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...
发表于 10-11 10:45 20次 阅读
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...
发表于 10-11 10:43 50次 阅读
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...
发表于 10-11 10:35 22次 阅读
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...
发表于 10-11 10:31 25次 阅读
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

SN74ABTH16823 具有三态输出的 18 位总线接口触发器

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-10 17:15 45次 阅读
SN74ABTH16823 具有三态输出的 18 位总线接口触发器

SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...
发表于 10-10 16:23 59次 阅读
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器