印刷电路板布局中 仔细观察PCB走线

印刷电路板（PCB）布局审查会议期间的一个常见问题是，“50欧姆的痕迹是用于这种PCB布局中的数字信号？“这个问题的答案常常是”是“。然而，在做出平衡成本，性能和可制造性的决策时，正确答案也可能是“否”或“不适用于所有数字信号。”替代方法可包括关注PCB传输线的“受控阻抗”和/或使用其他跟踪阻抗值。

让我们检查一下层叠设计，看看PCB走线宽度如何影响层数（成本）和走线阻抗（性能）。在图1中，相同宽度的布线通道显示在三条PCB传输线的信号层上：100欧姆差分对，50欧姆和60欧姆单端。

图1：相同宽度的路由通道显示在三个信号层上用于100欧姆差分对，50欧姆和60欧姆单端的PCB传输线

100欧姆差分对通常在单个之前确定 - 应该安装在路由通道（通孔之间）而没有不连续性，因为它们通常用于更高速的数字信号。一旦设计了100欧姆差分对的走线宽度和间距，通常相应地确定同一层上50欧姆或60欧姆单端的走线宽度。单独改变单端走线的走线宽度将导致不同的走线阻抗。每个通道的走线布线产量为：

右：一个100欧姆差分对，4mil走线/5.5mil空间。

中间：两个60-单端有4mil走线/4mil空间的欧姆走线。

左：一个50欧姆走线，单端有6.5mil走线/7.4mil空间。

注意：此示例假设最小走线宽度和间距为4mils。

在这种情况下，工程师需要做出权衡决定，使用50欧姆的走线，这会占用更多的PCB空间和更多的层，或60欧姆的走线，这样可以减少PCB空间，减少PCB层数。/p>

使用IC参考设计

IC制造商提供的文档中的参考设计和建议通常用作原理图的起点板级硬件设计中的PCB和PCB布局。

在这些文档中设计高速数字互连所采用的技术很可能在特定终端产品的设计中重复使用。例如，由于参考示意图中存储器的大操作裕度，可能已经确定了使用没有终止的存储器接口的决定。但是，为了节省成本，设计工程师可以选择具有与参考设计中使用的I/O缓冲特性不同的I/O缓冲特性的备用设备。然后，工程师需要确定未端接的存储器接口是否应保留在新设计中。