0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

探讨绘制性能良好的差分对的方法和步骤

华强PCB 来源:djl 作者:华强PCB 2019-08-12 15:27 次阅读

在说明差分对布线重要性之前,首先了解影响传输线阻抗因素:走线线宽、线长、线厚、侧壁形状、阻焊层覆盖范围和传输线介质是明显的影响因素。而介电常数和介质厚度也会影响传输线阻抗精度,具体计算公式请参考信号完整性分析相关书籍。知道这些影响因素,可以帮助我们设计出好的走线,特别是在需要明确走线阻抗的时候,通过相关的软件来调整走线宽度和厚度等都可以完成固定阻抗的走线。

差分对,之所以是叫差分对,是因为它上面传送的信号等于两个互补并且彼此互为参考的信号之间的差值,因此可以极大地降低外部对其的干扰。

差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值,此值是设计差分对的重要参数。需要平行走线。

电路设计中,如果所有的信号线都采用单端线,做好了阻抗设计,一般情况下系统是可以正常工作的,一旦信号线两端的地电位不同,甚至差距比较大,则会引起系统不能正常工作,而采用差分对布线或者走线是一种有效的解决方法。因为差分线具有等长,等阻抗,经过近似相同的环境,这在稳定信号上有着先天的优势。

在原理图设计中,差分信号通常以“_N”和“_P”作为后辍进行标记,差分线可以有效解决信号源和负载之间没有良好的参考地连,可抑制电子产品的干扰和减小信号线对外产生的电磁干扰(EMI)。

那么,为什么差分线能有效的消除噪声呢?首先我们看下在布差分线时的常规要求:差分线在设计时要保证两条线的长度相等,通常在5%之内。两条差分线之间有3w的距离和差分线周围包地都是很好的设计经验。

这样,一方面,差分线的两条信号线产生的磁场相互抵消,以此降低EMI;另一方面,差分对信号线假如同时引入外部噪声干扰信号,因为取其差分结果,这样可以很好的消去噪声,这与经典的三运放放大器有着异曲同工之妙。

在绘制PCB差分对的走线时,尽量在同一层进行布线,差分对走线换层会由于增加了过孔,会引入阻抗的不连续。

其次,若换层还会使回路电流没有一个好的低阻抗回路,会存在RF回路,若差分对较长,那么共模的RF能量就会产生影响了。

还有一个原因是差分对在不同板层之间有不同的信号传输速度,在信号完整性分析相关资料中都能看到信号在微带线上传输比带状线快,这也会引起一定的时间延时。

在连接方面,还要注意差分对的连接问题,如果负载不是直接负载而是有容性负载,那么可能会引入EMI。在电路设计方面也需要注意终端的阻抗匹配,防止发送反射而引入EMI问题。

关于终端阻抗匹配,差分信号传输我们通常采用差模模式,还有一种传输模式是共模模式。其终端电阻配对参考设计如下所示

探讨绘制性能良好的差分对的方法和步骤

匹配电阻的大小通常用阻抗分析仪进行测量和标定。

对于我们常用的差模终端匹配电阻,通常选用50欧姆或者100欧姆进行,实际中也需要进一步的匹配。由于差模模式传输的信号是相互间的参考而与地无关,因此没有了共模的RF能量。也可以在设计初定为共模差模模式,在后期调试过程中采用不同的模式进行比较,这也不失为一种好方法。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电阻
    +关注

    关注

    85

    文章

    5037

    浏览量

    169618
  • 介电常数
    +关注

    关注

    1

    文章

    78

    浏览量

    18159
  • 差分对
    +关注

    关注

    0

    文章

    8

    浏览量

    6771
收藏 人收藏

    评论

    相关推荐

    分对布线时交叉的方法 打孔靠谱吗

    分对布线时交叉的方法打孔靠谱吗?这两种画法哪个比较好呢?还是另有其他更好的方法呢?谢谢。。。
    发表于 06-16 17:20

    allegro 分对规则设置

    自己总结下分对规则的设置
    发表于 03-01 01:48

    AD中如何批量修改已经布线的分对的线宽和间距?

    请问,pcb中已经布完分对后,发现有部分分对需要调整线宽和线间距,现在只知道修改RULES,然后重新走一遍布线,相当于重新布线了,量大很麻烦。有没有便捷的
    发表于 08-03 14:50

    【AD问答 9】如何设置分对

    本帖最后由 cooldog123pp 于 2019-8-10 22:49 编辑 设置分对,有好几种方法,下面我就来一一介绍方法一:原理图中直接设置好,然后导入到PCB中,如图,
    发表于 09-27 09:19

    ROUTER 设置分对的问题

    为何我选择分对右击选择特性过后,却没有弹出差分对特性,反而是设计特性,这是什么情况,怎么调成分对特性?如图
    发表于 12-19 19:29

    请教各位大神, allegro 分对分对之间的间距如何设置?

    ,然后通过设置Class to Class间距以实现分对与对之间的间距。按这种方法,如果我有很多分对,设置起来就显得超级麻烦,请教大神们
    发表于 02-24 14:21

    浅谈分对

    的要求一个良好设计分对是成功进行高速数据传输的关键因素。根据应用的不同,分对可以是一对印刷电路板 (PCB) 走线,一对双绞线或一对共用
    发表于 09-11 11:50

    高速PCB布线分对走线

      为了避免不理想返回路径的影响,可以采用分对走线。为了获得较好的信号完整性,可以选用分对来对高速信号进行走线,如图1所示,LVDS电平的传输就采用
    发表于 11-27 10:56

    分对分阻抗设置方法

    在Layout cross-section中设置正在使用的分对分阻抗为100欧,打开D:\diffPair\PCI2.brd。
    发表于 06-03 07:31

    设置分对方法

    原理图中直接设置好,然后导入到PCB中,如图,给要设置的分对加上网络标号,分别要以_N和_P作为后缀,不然导入不识别,(我是AD10,不知道后面的版本是不是这样):
    发表于 07-19 07:14

    分对有哪些要求?如何去设计分对

    对于分对有哪些要求?如何去设计分对
    发表于 05-20 06:15

    关于模拟布局中MOSFET分对寄生效应的平衡问题探讨

    失调将被消除,而增益将只应用于目标信号。在大多数实际应用中,分对被连接到一个电流镜或一个有源负载。这大大减少了所需的硅面积,并大大增加了增益。模拟布局中的分对完全是关于平衡的。因此
    发表于 02-02 17:22

    干货,在分对信号的应用中需要注意些什么?

    的长度差异,却可能带来后级电路无法抑制的共模噪声,影响全系统的emc性能。二、分对内两信号的间距越小越好这个要求也是基于以下两因素提出的。(1) 间距越小, 附近的干扰对
    发表于 03-16 11:24

    分对管的检测方法

    分对管的检测方法分对管是把两只性能一致的晶体管封装成一体的半导体器件。它
    发表于 10-19 12:53 2179次阅读
    差<b class='flag-5'>分对</b>管的检测<b class='flag-5'>方法</b>

    检测差分对管的方法

    检测差分对管的方法分对管是把两只性能一致的晶体管封装成一体的半
    发表于 12-18 17:01 941次阅读
    检测差<b class='flag-5'>分对</b>管的<b class='flag-5'>方法</b>