0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Algo-Logic PTRC 系统发布!

YCqV_FPGA_EETre 来源:YXQ 2019-07-31 17:06 次阅读

我们很欣喜地看到合作伙伴利用我们的技术开发出业界首款解决方案,而最近最振奋人心的消息就是超低时延交易解决方案的提供商 Algo-Logic 发出的公告。在芝加哥举行的贸易展览会上,该公司推出一款全新的上市前风险检查 (PTRC) 解决方案,以验证是否符合美国证券交易委员会 (SEC) 第 15c3-5 条法规的规定。通过使用我们的 Alveo 加速器卡,可将业界领先的由 FPGA 驱动的 PTRC 系统部署在业界标准服务器中。它使代理商和经销商能够将客户机器上的股票市场订单转发到交易所。通过易于使用且安全的图形用户界面,用户能够无缝配置各种风险检查参数

最令人印象深刻的是什么?通过使用赛灵思 FPGA 逻辑加速算法并验证订单是否符合 SEC 法规规定,PTRC 解决方案使合规性检查能够在不到百万分之一秒的时间内完成。传统的基于软件的 PTRC 实现方案为订单流增加了几微秒到几毫秒的时延。然而,Algo-Logic 的 FPGA 解决方案支持在 10Gb/s 以太网链路上进行交易,以便在 1 微秒内完成一系列综合全面的风险检查。此外,与那些走捷径并转发小数据包的其他内部和供应商 PTRC 解决方案不同的是,Algo-Logic 的全新解决方案绝不会向无意接收数据的交易所发送数据。

自去年推出 Alveo 产品组合以来,我们一直与我们的应用生态系统合作伙伴展开合作,共同向客户推出采用 Alveo 的投产后可部署解决方案。Algo-Logic PTRC 系统就是这方面的典范,高度灵活的自适应 Alveo 平台具备强大的功能。

Algo-Logic PTRC 系统现已发布。它配置用于在Alveo U200 加速器卡上运行,适用于多种业界标准服务器。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 加速器
    +关注

    关注

    2

    文章

    741

    浏览量

    36574
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    130497

原文标题:敲响上市的钟声:Algo-Logic 推出基于 Xilinx 的上市前风险检查解决方案

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Cirrus Logic与英特尔和微软在全新的PC参考设计上进行合作

    Cirrus Logic 近日与英特尔和微软在全新的PC参考设计上进行合作。该设计将采用Cirrus Logic的高性能音频和电源技术以及英特尔即将推出的代码为Lunar Lake的客户端处理器。
    的头像 发表于 02-27 13:49 187次阅读

    汤谷智能发布全栈RISC-V硬件仿真加速系统方案

    面向高性能计算、IoT、无线接入、音频、多媒体、消费类电子、边缘计算等迅速扩展的RISC-V使用场景,汤谷智能发布了基于自研Logic Giant原型验证硬件平台的全栈RISC-V硬件仿真加速系统方案。
    的头像 发表于 01-25 10:29 360次阅读
    汤谷智能<b class='flag-5'>发布</b>全栈RISC-V硬件仿真加速<b class='flag-5'>系统</b>方案

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程
    的头像 发表于 12-01 16:53 322次阅读
    3D-IC 设计之 Memory-on-<b class='flag-5'>Logic</b> 堆叠实现流程

    systemverilog:logic比reg更有优势

    在systemverilog协议中,logic定义四态值,即向量(vector)的每个位(bit)可以是逻辑0, 1, Z或X,与verilog协议中的reg很接近。但是logic有个很明显的优势,不允许多驱动。
    的头像 发表于 10-26 09:32 401次阅读
    systemverilog:<b class='flag-5'>logic</b>比reg更有优势

    什么是Logic Synthesis?Synthesis的流程

    什么是Logic Synthesis?Logic Synthesis用于将输入的高级语言描述(如HDL、verilog)转换为门级电路的网络表示。
    的头像 发表于 10-24 15:56 645次阅读
    什么是<b class='flag-5'>Logic</b> Synthesis?Synthesis的流程

    systemverilog:logic比reg更有优势?

    在systemverilog协议中,logic定义四态值,即向量(vector)的每个位(bit)可以是逻辑0, 1, Z或X,与verilog协议中的reg很接近。但是logic有个很明显的优势,不允许多驱动。
    的头像 发表于 09-28 17:34 1964次阅读
    systemverilog:<b class='flag-5'>logic</b>比reg更有优势?

    Vivado IP核Shared Logic选项配置

    在给Vivado中的一些IP核进行配置的时候,发现有Shared Logic这一项,这里以Tri Mode Ethernet MAC IP核为例,如图1所示。
    的头像 发表于 09-06 17:05 604次阅读
    Vivado IP核Shared <b class='flag-5'>Logic</b>选项配置

    LSI Logic MegaRAID VMWare 5.x SMIS提供

    电子发烧友网站提供《LSI Logic MegaRAID VMWare 5.x SMIS提供.zip》资料免费下载
    发表于 08-18 09:37 0次下载
    LSI <b class='flag-5'>Logic</b> MegaRAID VMWare 5.x SMIS提供

    LSI Logic MegaRAID Linux SMI-S提供

    电子发烧友网站提供《LSI Logic MegaRAID Linux SMI-S提供.zip》资料免费下载
    发表于 08-15 10:13 0次下载
    LSI <b class='flag-5'>Logic</b> MegaRAID Linux SMI-S提供

    LSI Logic MegaRAID SNMP安装程序

    电子发烧友网站提供《LSI Logic MegaRAID SNMP安装程序.zip》资料免费下载
    发表于 08-10 14:30 0次下载
    LSI <b class='flag-5'>Logic</b> MegaRAID SNMP安装程序

    LSI Logic MegaRAID Windows SMIS提供程序

    电子发烧友网站提供《LSI Logic MegaRAID Windows SMIS提供程序.zip》资料免费下载
    发表于 08-09 10:11 0次下载
    LSI <b class='flag-5'>Logic</b> MegaRAID Windows SMIS提供程序

    LSI Logic MegaRAID Windows SMIS提供程序

    电子发烧友网站提供《LSI Logic MegaRAID Windows SMIS提供程序.zip》资料免费下载
    发表于 08-08 09:45 0次下载
    LSI <b class='flag-5'>Logic</b> MegaRAID Windows SMIS提供程序

    【原创分享】如何在PADS Logic中查找器件

    PADS Logic提供类似于Windows的查找功能,可以进行器件的查找。 (1)在Logic设计界面中,将菜单显示中的“选择工具栏”进行打开,如图1所示,会弹出对应的“选择工具栏”的分栏菜单
    的头像 发表于 07-19 07:35 1422次阅读

    如何将HTTPS发布到Microsoft Flow?

    我正在尝试将 HTTPS 发布到 Microsoft Flow。 我可以像这样使用 apister.com 发布到 Flow;我试图用 ESP8266 复制这个但有问题。我找到了以下示例
    发表于 05-16 08:23

    PADS LOGIC中不同原理图之间如何复制呢?

    PADS LOGIC中不同原理图之间如何复制呢?
    发表于 04-28 16:36