FPGA开发中如何对整个设计添加时序约束
什么是静态时序分析？
通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。
我们对整个设计添加时序约束，让整个设计。
时序的欠约束：约束的少了；
时序的过约束：约束了过了；
时序基本概念：时钟
建立时间setup和保持时间hold
建立时间：在时钟上升沿前，数据不能改变的最小时间；
保持时间：在数据上升沿后，数据不能改变的最小时间；
例子
三种时序路径
分析一个寄存器的延时
setup slack余量，这个时间是差了一个时钟周期；
数据达到时间，首先是发射时钟+时钟到REG1的延时+reg1的延时+传输路径的延时
数据时间需求：锁存时钟+时钟到reg2的延时-setup时间
hold时间余量，这里分析的应该是同一个周期里面的时间，这个时间是对齐的；
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1599文章
21273浏览量
592837 -
时序设计
+关注
关注
0文章
21浏览量
43897
原文标题：FPGA学习-时序分析基础001
文章出处：【微信号：zhuyandz，微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
Xilinx FPGA编程技巧之常用时序约束详解
今天给大侠带来Xilinx FPGA编程技巧之常用时序约束详解，话不多说，上货。
基本的约束方法为了保证成功的设计，所有路径的时序要求
发表于 04-12 17:39
FPGA的约束设计和时序分析
在进行FPGA的设计时，经常会需要在综合、实现的阶段添加约束，以便能够控制综合、实现过程，使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具
发表于 09-21 07:45
FPGA时序约束之衍生时钟约束和时钟分组约束
在FPGA设计中，时序约束对于电路性能和可靠性非常重要。在上一篇的文章中，已经详细介绍了FPGA时序约束
发表于 06-12 17:29
•1377次阅读
FPGA主时钟约束详解 Vivado添加时序约束方法
在FPGA设计中，时序约束的设置对于电路性能和可靠性都至关重要。在上一篇的文章中，已经详细介绍了FPGA时序
发表于 06-06 18:27
•6885次阅读
Xilinx FPGA时序约束设计和分析
在进行FPGA的设计时，经常会需要在综合、实现的阶段添加约束，以便能够控制综合、实现过程，使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具
工商网监
评论