0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA系统对电源系统进行测试发现有一块板相对其它的板功耗总偏“大”

3qRk_Pow 来源:陈年丽 2019-07-27 09:19 次阅读

在某FPGA系统中,对电源系统进行调试,在同样的测试条件下,发现其中有一块板相对其它的板功耗总偏大,进而对其进行调试分析。在该系统中,输入电压为DC12V,输出电压有:5V、3.3V、2.5V和1.2V,综合考虑电源纹波和转换效率,在该系统中采用了DC-DC和LDO,基本框图如下所示:

该DC-DC为双路输出(5V和3.3V)。这里,功率电感的大小选择为10uH。以下是对各输出电压所进行的纹波测试,波形如下:

图1、5V电压纹波

图2、3.3V电压纹波

图3、2.5V电压纹波

图4、1.2V电压纹波

由以上可以看出,各电压的纹波相当大,再次测试5V一侧的斩波波形,如下图。

图5、5V一侧斩波波形

从图中可以看出,该斩波波形是较差的。在FPGA系统中则会表现为:整个系统电流偏大,进而影响功耗偏大。因此,这里重点考虑DC-DC外围元件的参数选择不合理。首先从功率电感入手,将其由10uH加大到15uH,再次进行测试。更换功率电感后的斩波波形如下,得到了较大改善。

图6、更换L后5V一侧斩波波形

再次测量各电压纹波如下:

图7、更换L后5V电压纹波

图8、更换L后3.3V电压纹波

图9、更换L后2.5V电压纹波

图10、更换L后1.2V电压纹波

更换L前各电压的纹波分别为:126mV,65.6mV,49.6mV,39.2mV;更换L后各电压的纹波又分别为:32mV,16.8mV,5.6mV,4.8mV。从以上可以看出,各电压纹波对得到了较大的改善。继续对电路进行改进,加大去耦电容,经测试,纹波再一次得到了减小,不过作用并不是太明显。分析:若DC-DC的纹波较大,则会直接影响其转换效率,进而造成一些不必要的能量浪费,使整个系统的功耗偏大。纹波偏大的影响:纹波过大会引起系统工作不稳定,发热量偏高等。长期的工作不稳定还可能造成芯片功能下降或损坏总 结:功率电感对于DC-DC的影响是极大的,在实际的DC-DC电源调试过程中,如果发现输出纹波较大,可以先测试一下其斩波波形,并首先尝试改变一下功 率电感的参数(应尽量满足芯片手册给出的要求),增大电源滤波电容等;纹波大还有可能是PCB走线不合理造成,所以在PCB的设计过程中也要引起重视(一 般在芯片手册中都有Layout指导,可参考)。一般来说,Buck型DC-DC的输出纹波应该控制在20-30mV以下,而LDO的纹 波则应该控制在10mV以下。如果纹波是50Hz或者100Hz有效值波形,则很可能是输入滤波电容小了;如果纹波是开关频率的有效值波形,则可能是输出 电感或电解电容小了;如果纹波是高频波形,则可能是反馈电路的元器件参数不当,或者是PCB走线不好等造成。在某些场合,若对纹波要求较高,而输入输出压差又较大,还可以考虑采用DC-DC加LDO的方式供电。当然,以上这些都是针对一般的应用而言,如果是更高要求的系统,则应进行更加全面、深入的考虑和测试。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 转换效率
    +关注

    关注

    0

    文章

    19

    浏览量

    10215
  • 电源系统
    +关注

    关注

    3

    文章

    546

    浏览量

    37269

原文标题:干货:电源纹波调试全纪实

文章出处:【微信号:Power_Fan_,微信公众号:电源Fan】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Buck型DC-DC电源纹波调试分析

    在某FPGA系统中,对电源系统进行调试,在同样的测试条件下,
    发表于 10-20 09:13 2312次阅读

    [原创]怎样做一块好的PCB

    大家都知道理做PCB就是把设计好的原理图变成一块实实在在的PCB电路,请别小看这过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另
    发表于 01-28 11:44

    FPGA要做个硬件测试时,发现FPGA上不够引脚编辑,该怎么办?

    我自己买了一块FPGA,当要做个硬件测试时,发现FPGA
    发表于 05-29 12:25

    怎样做一块好的PCB

    大家都知道理做PCB就是把设计好的原理图变成一块实实在在的PCB电路,请别小看这过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另
    发表于 11-23 19:47

    一块好的PCB是怎样炼成的?

    大家都知道做PCB就是把设计好的原理图变成一块实实在在的PCB电路,请别小看这过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另
    发表于 06-22 17:14

    一块好的PCB是怎样炼成的?

    延迟时间的增加,可使系统速度大为降低.象移位寄存器,同步计数器这种同步工作部件最好放在同一块插件上,因为到不同插件上的时钟信号的传输延迟时间不相等,可能使移位寄存器产主错误,若不能
    发表于 08-16 16:32

    怎样做好一块PCB

    怎样做一块好的PCB、要明确设计目标??接受到个设计任务,首先要明确其设计目标,是普通的PCB、高频PCB
    发表于 04-14 10:39

    【WATER】求一块FPGA学习!!

    学生爪,学完32,但是想更好的去了解SOC,SOPC,所以想学习FPGA,但是学习太贵了,所以希望坛里有没有大佬闲置的FPGA学习,学完归还(学完感觉
    发表于 08-09 08:25

    麻烦大家推荐一块FPGA开发

    最近在学习FPGA与PC的进行PCI-e通讯,不知道买哪板子好,有人推荐一块吗?开发上最好自带DA和AD模块,方便使用。我在Xilinx
    发表于 08-30 15:04

    怎样做一块好的PCB

    的增加,可使系统速度大为降低.象移位寄存器,同步计数器这种同步工作部件最好放在同一块插件上,因为到不同插件上的时钟信号的传输延迟时间不相等,可能使移位寄存器产主错误,若不能放在
    发表于 11-17 08:17

    怎样做一块好的PCB

    大家都知道理做PCB就是把设计好的原理图变成一块实实在在的PCB电路,请别小看这过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另
    发表于 11-01 09:13

    TestConnection测试发现有如下错误

    本人刚刚入手创龙的OMAPL138开发,按照开发例程手册进行工程文件配置,测试时TestConnection发现有如下错误:但是在串口调试终端看到 BOOTME 信息,说明开发
    发表于 05-16 12:26

    如何设计一块采用AC供电的电路

    大家好我认为这个社区可能是最适合问我问题的地方。我打算设计一块电路(Virtex5),它将采用交流电源供电。所以它就像AC输入 - > DC24V - > FPGA的核心和IO电压。
    发表于 09-04 10:27

    怎样做一块好的PCB

    的延迟量)带来延迟时间的增加,可使系统速度大为降低。象移位寄存器,同步计数器这种同步工作部件最好放在同一块插件上,因为到不同插件上的时钟信号的传输延迟时间不相等,可能使移位寄存器产
    发表于 07-14 17:54

    详解DC-DC电源波纹的调试方法

    在某FPGA系统中,对电源系统进行调试,在同样的测试条件下,
    的头像 发表于 04-26 13:45 4249次阅读