您好,欢迎来电子发烧友网! ,新用户?[免费注册]

您的位置:电子发烧友网 > 源码下载 > VHDL/Verilog/EDA源码 >

硬件描述语言VHDL优点及缺点

大小:0.08 MB 人气: 2018-03-30 需要积分:0

  1987年, VHDL被正式确定为IEEE 1076标准。 VHDL是一种强类型语言, 具有丰富的表达能力, 可使各种复杂度(系统级、 电路板级、 芯片级、 门级)的电路网络在同一抽象程度上被描述。 其支持系统级、 寄存器级、 门级三种不同层次的设计, 是未来数字系统设计的主流方式。 1988年, Milstd454规定所有为(美国)国防部设计的ASIC产品必须采用VHDL来描述。 1993年, IEEE 1076标准被升级、 更新, 新的VHDL标准为IEEE 1164。 1996年, IEEE 1076.3成为VHDL综合标准。
 

非常好我支持^.^

(0) 0%

不好我反对

(0) 0%

      发表评论

      用户评论
      评价:好评中评差评

      发表评论,获取积分! 请遵守相关规定!