上一节所讨论的组合电路一般分析方法通常称为“四步法”，不仅在分析由小规模集成器件（SSI）构成的组合电路时适用，在分析由中规模集成器件（MSI）构成的组合电路时也适用，不论组合电路的结构简单或复杂，均可按这四个步骤分析确定电路的逻辑功能。下面结合常用组合电路的分析，进一步掌握这一分析方法。对于这些常用的组合电路均有中规模集成产品，因此掌握这些电路的工作原理、逻辑功能以及在应用中应该注意的问题才是关键所在。
4.3.1 加法器
一．半加器与全加器
1．半加与全加的概念
半加：仅考虑两个一位二进制数相加，称为半加。如果用
和
表示两个一位的二进制数，用
表示它们相加后的和数，用
表示它们相加后可能的进位，真值表如表4.3.1所示。
全加：在两个N位的二进数
和
相加的过程中，根据多位数加法规则，第i位数相加时，必定为
，其中
是第i-1位向前的进位，这种在考虑两个一位二进数相加时，同时考虑来自于低位向前进位的一位二进制数加法就称为全加。真值表如表4.3.2所示。
|
表4.3.2 全加器真值表 |
||||
|
输 入 |
输 出 |
|||
|
Ai |
Bi |
Ci-1 |
Si |
Ci |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
2．电路图与逻辑符号
实现半加功能的电路如图4.3.1所示。
由图4.3.1（a）可写出半加器输出端的逻辑表达式：
(4.3.1）
(4.3.2)
根据逻辑表达式（4.3.1）和（4.3.2）列出真值表如表4.3.1所示。
实现全加功能的电路如图4.3.2所示。根据电路中各门电路的逻辑功能，可写出输出端的逻辑表达式：
， 
， 
（4.3.3）
（4.3.4）
容易验证（4.3.3）式和（4.3.4）式的真值表如表4.3.2一致。
二．多位数加法电路
1．四位串行进位加法器
在一位二进数全加器的基础上，可以构成多位数加法电路，图4.3.3所示为四位二进制数的加法电路。由于每一位相加的结果，必须等到低位的进位产生以后才能建立，因此这种加法电路也叫做串行进位加法器。串行进位加法器的最大缺点是运算速度慢。
2．四位超前进位加法器
为了提高多位加法器的运算速度，必须设法减小或消除由于进位信号串行传送所消耗的时间。图4.3.4所示为74LS283四位超前进位加法器。所谓“超前进位”，是指进位信号由加数和被加数直接产生，每位相加的结果不需要等待低位的向前进位，从而消除了传送低位进位信息所需的时间，大大提高了多位数相加时的运算速度。图4.3.5所示为四位加法器的逻辑电路图。
4.3.2 编码器
一、普通编码器
能将指定信息变换为特定的二进制代码的电路称为编码器。图4.3.6为8线/3线编码器的示意图，输入的
8个端是低电平为有效信号，当某一端有输入有效信时，则输出一组三位的二进制代码Y2Y1Y0，8线/3线编码器的编码真值表见表4.3.3。显然，编码的信息愈多，输出的二进制数的位数愈多。当输入端指定的信息数量为2n 时，则输出n位二进制代码。
能完成表4.3.3逻辑功能的电路如图3.3.7所示，从图中可以看出，输入的8个端 中，每次只允许有一个输入端输入编码信号，如：要对
进行编码，则只允许输入为零，其他输入端均为无效电平1，输出的将是的二进制代码。否则，输出的二进制代码将产生混乱。
|
表4.3.3 8线/3线编码器真值表 |
||||||||||
|
输 入 |
输 出 |
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
|
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
|
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
|
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
|
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
二、优先编码器
在优先编码器中允许同时输入两个以上的编码信号，但电路只对其中优先级别最高的进行编码，不理睬级别低的信号，或者说级别低的信号不起作用，这样的编码器电路称为优先编码器。在优先编码器中优先级别高的信号排斥优先级别低的信号，其优先级别的高低完全由设计人员根据实际情况的轻重缓急决定。表4.3.4示出了8线/3线优先编码器74LS148的真值表，相应的逻辑图如图4.3.8所示。
