10．2 印刷电路板中的电磁兼容设计方法
印刷电路板(PCB)是电子产品中电路元件和器件的支撑件，PCB中的电磁兼容性直接决定着产品开发是否成功，决定着产品抗干扰能力的高低。要使电子电路获得最佳性能，在进行PCB设计时需要深入分析PCB设计的一般原则及研究电磁兼容性设计的一般方法。电子产品的电磁兼容性设计，是一个系统工程，PCB的电容兼容性设计则是整个系统工作的关键。
要使电路板具有良好的电磁兼容性，需要专门考虑与电磁兼容相关的设计内容。常规的EMI控制技术一般包括：元器件的合理布局、连线的合理控制、电源线、接地、滤波电容的合理配置等。PCB的基材及PCB层的选择、电子元件及电子元件的电磁特性、元件间互连线的长宽等都制约着PCB的电磁兼容性。
无论设备产生电磁干扰发射还是受到外界干扰的影响，或者电路之间产生相互干扰，电路板都是问题的核心，因此设计好电路板对于保证设备的电磁兼容性具有重要的意义。电路板设计的目的就是减小电路板上的电路产生的电磁辐射和对外界干扰的敏感性，减小电路板上电路之间的相互影响。
10．2．1 PCB材料的选择与电磁兼容性
根据产品的实际需要及成本综合考虑PCB层数的选择，一般来说，多层板能够较好地控制EMI，但太多的层也增大了电磁管理的难度。多层PCB的电磁兼容设计要采用绝缘常数值按层次严格受控的高性能绝缘电路板。这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。
通过合理选择PCB的材料和布线路径，可以做出对其他线路耦合低的传输线。当传输线导体间的距离d小于同其他相邻导体间的距离时，就能做到更低的耦合，或者更小的串扰。
要选择非电解镀镍或镀金工艺，不要采用HASL法进行电镀。前者电镀表面能为高频电流提供更好的趋肤效应。此外，高可焊涂层所需引线较少，有助于减少电磁污染。
当采用非屏蔽外壳产品结构时，尤其要注意产品的整体成本、元器件封装、管脚样式、PCB形式、电磁场屏蔽、构造和组装。在许多情况下，选好合适的PCB形式可以不必在塑胶外壳里加入金属屏蔽盒。
阻焊层可防止焊锡膏的流动。但是，由于厚度不确定性和绝缘性能的未知性，整个板表面都覆盖阻焊材料将会导致微带设计中的电磁能量的较大变化。一般采用焊坝(solder dam)来作为阻焊层。
如果所用的时钟速率超过30MHz，就必须要采用多层电路板。在这种情况下，环氧树脂的厚度与层数有关，在60～300um之间。只有当PCB上的高速时钟信号的数量有限时，通过层到层的线路进行仔细布线，也可在双层板上得到可以接受的结果。
在设计高密度PCB板时，需要完善有关高精度蚀刻的PCB设计规范。要考虑规定线宽总误差为±0．0007 in，对布线形状的下切(undercut)和横断面进行管理并指定布线侧壁电镀条件。对布线(导线)几何形状和涂层表面进行总体管理，对解决与微波频率相关的趋肤效应问题及实现这些规范相当重要。
10．2．2 集成电路芯片的电磁兼容问题
实际工作中，设计工程师通常认为自己能够接触到的EMC问题就是PCB板级设计。然而在考虑EMI控制时，首先应该考虑对集成电路芯片的选择。电磁兼容设计通常要运用各项控制技术，一般来说，越接近EMI源，实现EMI控制所需的成本就越小。PCB上的集成电路芯片是EMI最主要的能量来源，因此，如果能够深入了解集成电路芯片的内部特征，可以简化PCB和系统级设计中的EMI控制。集成电路的某些特征如封装类型、偏置电压和芯片的工艺技术(例如CMOS、ECL、TTL)等都对电磁干扰有很大的影响。如果能够深入了解集成电路芯片的内部特征，可以简化PCB和系统级设计中的EMI控制。
1．集成电路芯片的EMI来源
PCB中集成电路EMI的来源主要有：数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率导致的EMI；信号电压和信号电流电场和磁场；IC芯片自身的电容和电感等。集成电路芯片输出端产生的方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时间(而不是信号频率)的函数。计算EMI发射带宽的公式为：
F=0．35／Tr
式中，F是频率，单位是GHz；Tr信号上升时间或者下降时间，单位为ns。
从上述公式中可以看出，如果电路的开关频率为50MHz，而采用的集成电路芯片的上升时间是1 ns，那么该电路的最高EMI发射频率将达到350 MHz，远远大于该电路的开关频率。而如果IC的上升时间为500ps，那么该电路的最高EMI发射频率将高达700MHz。
当IC芯片的输出在逻辑高低电平间变换时，信号电压和信号电流就会产生电场和磁场，而这些龟场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏，因此，信号源位于PCB板的IC内部，而负载位于其他的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注IC芯片自身的电容和电感，同样需要重视PCB上存在的电容和电感。
当IC芯片的输出端发生跳变并驱动相连的PCB导线为逻辑高电平时，IC芯片将从电源中吸纳电流，提供输出端所需能量。对于IC不断转换所产生的超高频电流而言，电源总线始于PCB上的去耦网络、止于IC的输出端。如果输出信号上升时间为1．0ns，那么IC要在1．0ns内从电源上吸纳足够的电流来驱动传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、吸纳电流以及电流的传输时间。电压的瞬变由下面的公式所定义：
V=
式中，L为电流传输路径上的电感，di为信号上升时间间隔内电流的变化，dt为电流的传输时间(信号的上升时间)。
由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时间也在一定程度上取决于IC的工艺技术，因此选择合适的IC就可以在很大程度上控制上述公式中提到的所有三个要素。
2．IC封装特征在电磁干扰控制中的作用
IC封装通常包括硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型的PCB上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接。小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接，这样就实现了硅基芯片上信号和电源节点的对外延伸。因此，该IC的电源和信号的传输路径包括硅基芯片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。对电容和电感(对应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏，某些设计特征将直接影响整个IC芯片封装的电容和电感。
首先看硅基芯片与内部小电路板之间的连接方式。许多IC芯片都采用绑定线来实现硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细的飞线。硅基器件的热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有很大的差别。如果硅基芯片的电气连接点直接安装在内部小PCB上的话,那么IC封装内部温度的变化导致热胀冷缩，连接就会因为断裂而失效。绑定线则可以承受大量的弯曲变形而不容易断裂。
采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接，也就是说硅基芯片的连接点直接黏结在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料，这种材料应该具有极低的热膨胀系数。而选择这种材料将导致IC芯片整体成本的增加，因而采用这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体PCB直接连接的IC存在并且在设计方案中可行，那么采用这样的IC器件就是较好的选择。
在IC封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间的电容是选择集成电路芯片过程中的首选考虑。从EMC角度考虑，表贴元件是首选器件，因为其寄生参数小得多，而且能在很高的频率中提供令人满意的参数。例如表贴电阻(1kΩ以下)在1GHz时仍保持电阻性。而小间距的表面贴装与大间距的表面贴装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片。BGA封装的IC芯片同任何常用的封装类型相比具有最低的引线龟感。从电容和电感控制的角度来看，小型的封装和更细的间距通常代表性能的提高。
3．其他相关的IC工艺技术问题
集成电路芯片偏置和驱动的电源电压Vcc是选择IC时要注意的重要问题。从IC电源管脚吸纳的电流，主要取决于该电压值以及该IC芯片输出级驱动的传输线(PCB线和地返回路径)阻抗。5 V电源电压的IC芯片驱动50Ω传输线时，吸纳的电流为100mA；3．3 V电源电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到66 mA；1．8 V电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到36 mA．。由此可见，在公式V=，驱动电流从100 mA减少到36 mA可以有效地降低电压的瞬变电压，因而也就降低了EMI。低压差分信号器件(LVDS)的信号电压摆幅仅有几百毫伏，可以想像这样的器件技术对EMI的改善将非常明显。
电源系统的去耦也是一个特别值得关注的问题。IC输出级通过IC的电源管脚吸纳的电流都是由电路板上的去耦网络提供的。降低电源总线上压降的一种可行办法是缩短去耦电容到IC输出级之间的分布路径，这样将降低公式中的“L”项。一种最直接的解决方法是将所有的电源去耦都放在IC内部。最理想的情况是直接放在硅基芯片上，并紧邻被驱动的输出级。目前仅有少数高端微处理器采用了这种技术，但是IC厂商们对这项技术的兴趣正与日俱增，可以预见这样的设计技术必将在未来大规模、高功耗的IC设计中普遍应用。
在IC封装内部设计的电容通常数值都很小(小于几百皮法)，所以系统设计工程师仍然需要在PCB板上安装数值在0．001～0．1uF之间的去耦电容，然而IC封装内部的小电容可以抑制输出波形中的高频成分，这些高频成分是EMI的最主要来源。
某些IC芯片输出信号的斜率也受到控制。对大多数的TTL和CMOS器件来说，当它们的输出级信号发生切换时，输出晶体管完全导通，这样就会产生很大的瞬间电流来驱动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变。而许多ECL、MECL。和PECL器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级，通常称之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因而减小了高频谐波分量的幅度。这种技术通过提升信号上升时间“d”项来减小EMI。
10．2．3 滤波设计
对于任何设备而言，滤波都是解决电磁干扰的关键技术之一。因为设备中的导线是效率很高的接收和辐射天线，设备产生的大部分辐射发射都是通过各种导线实现的。而外界干扰往往也是首先被导线接收到，然后串入设备的。滤波的目的就是消除导线上的这些干扰信号，防止电路中的干扰信号传到导线上、借助导线辐射，也防止导线接收到的干扰信号传入电路。在电路板或者系统的I／O端口上采取滤波和衰减技术来实现EMI控制。
滤波器可以抑制交流电源线上输入的干扰信号及信号传输线上感应的各种干扰。滤波器可分为交流电源滤波器、信号传输线滤波器和去耦滤波器。交流电源滤波器大量应用在开关电源的系统中，既可以抑制外来的高频干扰，还可以抑制开关电源向外发送的干扰。来自工频电源或雷击的瞬变干扰，经电源线侵入电子设备，这种干扰以共模和差模方式传播，可用电源滤波器滤除。
采用无源的EMI滤波器是抑制传导干扰最有效的办法。就是在电路中插入一个带通滤波器，让50Hz交流电畅通，其余频率的信号受阻不通。但滤波器LC元件的寄生参数要严格控制,它们的制作工艺、安装位置、走线方式,都会对EMI滤波效果有所影响。
电磁干扰通过传导耦合进入电网的噪声电平,可以用通过加接图1 所示的滤波电路,使之减小到可以接受的电平。图中滤波器四端网络的输入端与噪声源相接,而输出端则与电网相接,目的是防止各种高频及瞬态噪声通过传导方式进入电网。滤波器抑制电磁噪声的效果,可以用插入损耗IL来表示：
IL=101gP1/P2 (1)
式(1)中P1为不接滤波器时从噪声送到负载ZL上的功率,P2是接入滤波器后,传送到负载上的功率。显然,插入损耗越大,滤波效果越好,对传导干扰的抑制作用越大。
EMI滤波器主要是由串联电感和并联电容组成的低通滤波器,用来抑制差模干扰和共模干扰。
图10-2-1是能够抑制共模干扰的滤波器,图中Lc 是共模电感,它对差模噪声的串联阻抗较低,等效电感为:
Ld =2(Lc - M)=2Lc(1 - k)≈ 0 (2)
式(2)可看出,对差模噪声没有抑制能力,但对共模干扰有很强的抑制能力。
图10-2-2是既能抑制差模干扰,又能抑制共模干扰的EMI滤波器。
上述无源EMI滤波器是互易的,它既能抑制电子镇流器的电磁干扰送入电网,又能抑制电网内存在的电磁干扰进入电子镇流器中。
带共模电感的EMI滤波器的元件参数,不能按没有互感的滤波器所得到的公式进行设计。通常要先决定所采用的电路结构,然后利用共模等效电路,用网络分析理论,求出它的共模插入损耗。
交流滤波器的安装及布线直接影响滤波器的性能，在其安装布线中应注意以下几点：
(1)滤波器应安装在机柜底部离设备电源入口尽可能近的部位，并加以绝缘，不要让未经过滤波器的电源线在机柜内迂回。如果交流电源线进入机柜内到电源滤波器之间有较长的距离时，则这段线应加屏蔽。
(2)电源滤波器的外壳必须用截面积大的导线以最短的距离与机壳连为一体，并尽量使电源滤波器的接地点与机壳接地点保持最短的距离。输入输出线应靠近机壳底部布线以减少耦合，并将输入输出线严格分开，绝不允许将滤波器的输入线和输出线捆扎在0起或靠得很近。否则，当干扰频率达到数MHz以上时，输入输出线会相互耦合而降低其对高频干扰信号的衰减效果。插座式交流电源滤波器从结构上实现了输入输出的隔离，对某些直接用机壳做屏蔽的电子设备来说，是一种较理想的抗干扰元件。滤波器输出线应采用双绞线或屏蔽线，其屏蔽应可靠接地。
(3)机壳内的其他电器或电磁开关等应从滤波器的前端引线接到负载，或为这些干扰源单独加装滤波器。
10．2．4 电磁兼容设计中的布局与布线
PCB设计中的布局，是指PCB上电子元件及配件的排列方式。对PCB上元器件合理规划安放是布线的基础，原件布局不仅会影响PCB板上连接线的布通率，而且影响到PCB的电磁兼容性及整个产品的质量。良好的电磁兼容设计依赖PCB设计工程师对于产品设计原理、布线规则、电磁兼容控制技术的深刻理解。
在PCB设计中，布局是一个复杂的工作，目前虽然有不少优秀的EDA软件，也出现了将布局布线工具同用于虚拟原型的高级仿真工具集成起来的工具，但是元器件布局的自动化程度仍然较低，人工干预的程度较高。
PCB中元器件的布局应从两个层面上考虑，一个是平面的，即通常在PCB设计中提到的PCB布局；另外一个是立体的元器件布局，既要考虑到元件的大小、所占空间，又要考虑到元器件的密度。常用的布局布线工具总是假设板上有足够的空间，让元件拾放机来拾放表面安装元件，而不会对板上已有元件产生影响，但是元件顺序放置会产生这样一个问题，即每当放置一个新元件后，板上每个元件的最佳位置都会发生改变，元件密度的不断增加也对布局设计产生了某些影响，如PCB与其他部件的结合，PCB与机壳的空间关系、产品的可制造性等。特别是在商业中的电子产品的设计，产品的外观直接影响到厂家的利润，优美的外观成了现在商场决战的法宝，因此，PCB设计的难度越来越高，例如手机的设计，美观小型化、性能优良是厂家及消费者一致追求的。在这类电子产品的设计中，出现了大量的异形和定形板，这就要充分考虑到元器件的立体的布局。产品设计中总是先进行元器件的空间布局，其次进行二维的布局，再进行布线，在PCB电磁兼容设计中二维的布局布线将是下面要讨论的重点。
电路板系统的布线包括：芯片到电路板、PCB板内互连以及PCB与外部器件之间的三类互连。在PCB设计中，互连点处的电磁特性是工程设计面临的主要问题之一，涉及器件安装方法、布线的隔离以及减少引线电感的措施等。
1．高频数字电路PCB的电磁兼容设计中的布局与布线
高频数字电路PCB布线规则如下。
①高频数字信号线要用短线。
②主要信号线最好集中在PCB板中心。
③时钟发生电路应在板中心附近，时钟扇出应采用菊链式或并联布线。
④电源线尽可能远离高频数字信号线或用地线隔开，电路的布局必须减小电流回路，电源的分布必须是低感应的(多路设计)。
⑤输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈耦合。
PCB导线的最小宽度主要由导线与绝缘基板间的黏附强度和流过它们的电流值决定。当铜
箔厚度为0．05 mm、宽度为1～1．5 mm时，通过2 A的电流，温度不会高于3℃。因此，导线宽度为1．5mm可满足要求。对于集成电路，尤其是数字电路，通常选0．02～0．3mm导线宽度。当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5～8mm。
⑥印刷线路板的布线要注意以下问题：
·专用零伏线，电源线的走线宽度大于等于l rain；
·电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡；
·要为模拟电路专门提供一根零伏线；为减少线间串扰，必要时可增加印刷线条间距离，注意安插一些零伏线作为线间隔离；
·印刷电路的插头也要多安排一些零伏线作为线间隔离；特别注意电流流通中的导线环路尺寸；如有可能在控制线(于印刷板上)的入口处加接R-C去耦，以便消除传输中可能出现的干扰因素；
·印刷弧上的线宽不要突变，导线不要突然拐角(≥90。)，传输线拐角要采用45。角，以降低回损。
⑦突出引线存在抽头电感，要避免使用有引线的组件。高频环境下，最好使用表面安装组件。
在确定特殊元件的位置除遵循常规原则外，在电磁兼容性设计中还要遵循以下原则：
·尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件距离不能太近，输入和输出元件应尽量远离。
·某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，避免放电引出意外短路。
根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则：
·按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
·以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。
·在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。
目前，印刷电路板设计的频率越来越高。随着数据速率的不断增长，数据传送所要求的带宽也促使信号频率上限达到1 GHz，甚至更高。这种高频信号技术虽然远远超出毫米波技术范围(30GHz)，但的确也涉及RF和低端微波技术。
高速PCB的设计方法必须能够处理在较高频段处产生的较强电磁场效应。这些电磁场能在相邻信号线或PCB线上感生信号，导致令人讨厌的串扰(干扰及总噪声)，并且会损害系统性能。回损主要是由阻抗不匹配造成。
高回损有两种负面效应：一是信号反射回信号源会增加系统噪声，使接收机更加难以将噪声和信号区分开来；二是任何反射信号基本上都会使信号质量降低，因为输入信号的形状出现了变化。
尽管由于数字系统只处理l和0信号并具有非常好的容错性，但是高速脉冲上升时产生的谐波会导致频率越高和信号越弱。尽管前向纠错技术可以消除一些负面效应，但是系统的部分带宽用于传输冗余数据，从而导致系统性能的降低。一个较好的解决方案是让RF效应有助于而非有损于信号的完整性。
2．混合信号电路PCB的电磁兼容设计中的布局与布线
混合信号电路PCB是指PCB中含有模拟电路和数字电路的PCB，混合信号电路PCB的设计很复杂，元器件的布局、布线以及电源和地线的处理将直接影响到电路性能和电磁兼容性能。
(1)混合信号电路PCB的电磁兼容设计中的布线原则
①遵守常规的布线规则。
②在电路板的所有层中，数字信号只能在电路板的数字部分布线。在电路板的所有层中，模拟信号只能在电路板的模拟部分布线。
③实现模拟和数字电源分割。布线不能跨越分割电源之间的间隙。必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上。分析返回地电流实际流过的路径和方式。
(2)混合信号电路PCB的电磁兼容设计中的布局原则
①将PCB分区为独立的合理的模拟电路区和数字电路区。
②遵循常规的元器件布局原则。
③A／D转换器跨分区放置。
④电源和地线单独引出，电源供给处汇集到一点，不要对地进行分割，在电路板的模拟部分和数字部分下面敷设统一地。
关于混合信号电路PCB设计采用统一地的讨论是有争议的。在混合信号电路PCB设计中采用统一地，通过数字电路和模拟电路分区以及合适的信号布线，通常可以解决一些比较困难的布局布线问题，同时也不会产生因地分割带来的一些潜在的麻烦。在这种情况下，元器件的布局和分区就成为决定设计优劣的关键。如果布局布线合理，数字地电流将限制在电路板的数字部分，不会干扰模拟信号。对于这样的布线必须仔细地检查和核对，要保证绝对遵守布线规则。否则，一条信号线走线不当就会彻底破坏这个电路板的电磁兼容性。如果混合信号电路PCB设计中采用地线层分割的方法对整个电路板进行布局布线，在设计时注意尽量使电路板在后边实验时易于用间距小于l／2 in的跳线或零欧姆电阻将分割地连接在一起。注意分区和布线，确保在所有的层上没有数字信号线位于模拟部分之上，也没有任何模拟信号线位于数字部分之上。而且，任何信号线都不能跨越地间隙或是分割电源之间的间隙。要测试该电路板的功能和EMC性能，然后将两个地通过零欧姆电阻或跳线连接在一起，重新测试该电路板的功能和EMC性能。比较测试结果，会发现几乎在所有的情况下，统一地的方案在功能和EMC性能方面比分割地更优越。
PCB设计的目标是更小、更快和成本更低，但是高速信号有时会限制PCB设计的小型化。目前，解决串扰问题的主要方法是进行接地层管理，在布线之间进行间隔和降低引线电感。降低回损的主要方法是进行阻抗匹配。此方法包括对绝缘材料的有效管理以及对有源信号线和地线进行隔离，尤其在状态发生跳变的信号线和地之间更要进行间隔。
由于互连点是电路链上最为薄弱的环节，互连点处的电磁性质是工程设计面临的主要问题，要考察每个互连点并解决存在的问题。电路板系统的互连包括芯片到电路板、PCB板内互连以及PCB与外部装置之间信号输入／输出等三类互连。