电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>EDA/IC设计>带有饱和处理功能的并行乘加单元设计

带有饱和处理功能的并行乘加单元设计

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐

震惊!FPGA运算单元可支持高算力浮点

MLP全称Machine Learning Processing单元,是由一组至多32个乘法器的阵列,以及一个加法树、累加器、还有四舍五入rounding/饱和saturation/归一化normalize功能块。
2020-03-03 17:28:081627

并行事件结构及事件内循环处理

本帖最后由 fantek 于 2013-10-1 22:31 编辑 在一个主程序中使用两个事件结构及事件内循环实现并行处理
2013-09-16 22:04:32

AM335X 單週期 運算

1.請問AM335X armv7 架構是否有向DSP 有單週期可執行多個運算的功能 ?? 2. FFT 運算式會運用到AM335X的VFP 還是NEON?? 3.若執行一段浮點運算程式碼 例如
2018-06-21 06:58:42

ARM体系的变种有哪些类型

性能,主要包括:几条新的实现16位数据乘法和操作的指令,实现饱和的带符号数的加减法操作指令。  所谓饱和的带符号数的加减法操作是在加减法操作溢出时,结果并不进行卷绕,而是使用最大的正数或最小的负数来表示
2020-11-26 15:31:14

ARM公司推出面向音频处理的高性能低功耗数据引擎

算术逻辑单元(ALU)和一个带有48位累加器的单24x24位器(MAC)。这些单元都以并行状态工作,并具有双口数据存储接口,可以同时产生地址信息。所有寻址模式包括反转和求模运算都支持高效率的单周期访问。
2011-03-12 03:00:07

BF60x系列PVP模块功能

卷积运算单元,支持3*3或者5*5模板大小,运算能力相当于8300MMAC/s;支持基于像素、方差、幅值和梯度的积分运算;支持阈值和直方图运算;通用的32位硬件、减、、除法器;最大支持1280*960像素点分辨率;最大支持4路运算并行处理,每路最大带宽为84MP/s(P->Pixel。
2018-08-28 11:48:35

C6678 并行汇编问题

Simulator下执行是很正常的. 有时候改变该指令执行的功能单元的时候,该指令会正常执行! 希望能解决这个问题,多谢!
2018-06-21 01:53:17

CPU中央处理单元包含哪些部分呢

CPU中央处理单元包含基本的运算单元AUL,存储单元cache等基本资源,实现硬件设备的基本控制功能。中央处理器作为一个普世概念,实际根据具体数据处理功能方向不同,细分位DSP、MCU和MP。其中
2021-12-14 07:46:20

DSP处理器有哪些优势

操作,用硬件的方法总比用软件的方法有着无法比拟的速度优势。 DSP处理都有自己的累加器单元AUL,大多数的DSP处理器在执行操作时可以在一条指令周期内同时...
2021-11-03 08:41:44

DSP并行处理平台

`产品特点基于ZYNQ+并行DSP处理架构处理架构十分灵活,能够满足各类并行加速需求支持OpenCL编程,方便算法移植系统处理灵活:FPGA或DSP可选尺寸小巧,方便集成扩展能力强 应用领域并行控制
2017-06-08 10:33:07

DSP并行处理的方法

DSP并行处理的方法摘 要:TI公司的TMS320C6x和AD公司的ADSP2106x是目前业界使用广泛的数字信号处理器(DSP)。  &nbsp
2009-11-03 15:16:47

DSP的各种并行处理方法和优缺点

在通信、雷达等系统中,特别是在3G无线基站等系统中,随着输入语音 数字和分组数据量急剧增加,系统的处理能力也需要急剧增加,这需要一种功能强大的大型并行阵列信号处理系统。系统往往需要进行非常复杂
2019-04-08 09:36:19

Gowin可配置功能单元用户指南

Gowin 可配置功能单元(CFU)手册主要描述了可配置功能单元的结构、工作模式和原语。
2022-09-28 08:23:36

LABVIEW的并行事件处理小程序

LABVIEW的并行事件处理小程序
2015-12-18 10:27:50

LabVIEW中多个并行的while循环,程序框图怎么处理能简洁点

我写的labview程序有5个并行的while循环换,要同时处理多个并行的任务,这样程序框图就显得很大,又难看,有什么好办法能同时处理这种多个并行的任务
2014-11-21 16:58:56

STM32 Cortex-M4与M3介绍

FPU是什么 独立于CPU的一个浮点运算单元,可以使能或关闭。 支持单精度浮点数的运算:、减、、除、、平方根… 整数、单精度浮点(32位)、半精度浮点(16位)之间的数据格式转换
2023-09-12 07:09:11

STM32103RBT6有没有带有DAC的功能?

原子大哥,就是STM32103RBT6 有没有带有DAC的功能呢?是必须大容量的103系列才带有DAC功能吗?
2020-06-03 02:55:23

STM32的通用定时器的时钟怎么设置1还是2的寄存器

通用定时器的时钟源为APB1,而作为通用定时器的时钟前还要1或者2,当然根据Keil自带的例程,我得知默认为2,而我找遍了手册,没有发现设置1还是2的寄存器,请问这里怎么设置? 而且高级定时器貌似也是这样的……
2019-04-25 01:26:42

TI “Jacinto 6”将怎样影响驾体验?

DRAx OMAP(“Jacinto”)系列处理器不仅可在汽车中实现交互式娱乐功能提供核心动力,而且还能为驾人员提供新的便利和连接功能。消费者已习惯于使用同智能手机和平板电脑界面相似的个性化用户界面
2018-09-26 11:12:42

TMS320C55x DSP是什么?有什么应用?

TMS320C55x DSP是什么?有什么应用?C55x DSP内核结构是由哪些功能单元组成的?并行处理有哪些基本准则需要遵守?常用的并行处理应用有哪几种?
2021-04-14 06:10:02

Windows并行处理

我是一个过时的电脑用户,从Pong天C64 / 128,Amiga,英特尔......我正在研究MS发生的事情,并想知道他/她们什么时候会跳转到并行处理的电路板。他们正在推出当前的硬件,并且即将
2018-10-18 14:06:51

Xilinx大神都懂的数字运算单元—DSP48E1

,Z选择器的输入;(7bit) •ALUMODE逻辑控制选择单元;(4bit) 我们通过构建一个累加器来介绍DSP的使用以及寄存器的配置。 实现的累加完成如下功能,即SUM = SUM
2023-06-20 14:29:51

arm dsp 数字信号处理比较

详细的数据呢?据我了解,dsp与arm的主要区别是多了一个指令,arm是利用加法指令模拟乘法指令的,那么arm 需要多少指令可以完成一个指令呢
2013-02-27 11:18:54

fpga接收ad7768采集到的数据老是饱和怎么解决?

我fpga接收ad7768采集到的数据老是饱和啊。我没有接输入数据,输入数据是底噪。跑几分钟后每个通道的数据就饱和了。用的是sinc5滤波器 刚开始ad7768输出的数据是正确的,输入一个直流电平变化的底噪 跑几分钟之后,ad7768输出的数据就饱和
2023-12-05 07:27:33

stm32f407进行一次32*32的运算需要多少ns

官方给出的只需要一个指令周期,按这个说也就是6ns。而我自己测试的是20多ns,测试方法是进行1000次运算后把某个引脚拉低,用示波器观察。请问有什么好的方法测试吗,或者有测试出需要一个指令周期的。希望有高人指点
2017-04-20 16:47:21

【银杏科技ARM+FPGA双核心应用】STM32H7系列20——DSP_MATH

`一、硬件平台 二、实验简介 STMH32H7采用Cortex-M7内核,相比Cortex-M3系列除了内置硬件FPU单元,在数字信号处理方面还增加了DSP指令集,支持诸如单周期指令(MAC
2020-04-14 22:47:36

一种柔性图像并行处理

一种柔性图像并行处理机摘 要:探讨了多指令流多数据流图像并行处理拓扑结构,设计了一种具有柔性结构的图像并行处理机。分析比较了柔性图像并行处理机与典型图像并行处理机在结构和性能方面的差异,给出了一种
2009-10-06 08:57:53

一种高速并行FFT处理器的VLSI结构设计

结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHZ时,1024点18位复数
2008-10-15 22:41:48

个人计算机一般用单片,什么是CPU?什么是个人电脑?什么是单片机? 精选资料分享

处理器,顾名思义,其功能处理数据,对于中央处理器,就是在数据处理中处于核心地位的处理器,听起来似乎很复杂,但实际上核心就是一个ALU“算术逻辑单元”。这个单元由一些数字门电路组成,仅能完成括、减、、...
2021-09-13 08:54:21

什么是DSP,DSP处理器有什么特点?

乘法器、器、累加器,并运用在绝大多数DSP算法上。显然,这里的DSP块,只是一个可配置的单元,并非前面所说的DSP处理器。其实FPGA内部并没有DSP处理器。五、STM32中的DSP是什么东西
2020-09-04 10:31:13

介绍一种适合大规模数字信号处理并行处理结构

本文提出了一种基于FPGA的适合大规模数字信号处理并行处理结构。
2021-04-30 07:16:52

利用NI LabVIEW的并行化技术来提高测试的吞吐量

与多核处理器配合使用,那么从信号到最后测量的并行化测量就实现了。并行化测试利用多核处理器、PCI Express总线和LabVIEW软件,用户可以创建并行化的测量系统,它们能够同时测试一个待测单元
2014-12-12 16:02:30

并行或者列或者cell单元 控件怎么用。

并行或者列或者cell单元 控件怎么用。。。求 最好有例子截图 谢谢
2015-01-06 13:56:30

基于51单片机的44计算器有哪些功能

由STC89C52单片机+44按键模块+LCD1602液晶显示屏+电源构成具体功能:利用输入采用4×4矩阵键盘,可以进行、减、、除等几种数字运算,并在LCD1602上显示操作过程及结果。
2021-07-15 07:41:53

基于51单片机的54计算器设计

由STC89C52单片机+54按键模块+LCD1602液晶显示屏+电源构成具体功能:利用输入采用5×4矩阵键盘,可以进行、减、、除等十几种数字运算,并在LCD1602上显示操作过程及结果。
2021-07-21 08:41:58

基于DSP/BIOS的多信号并行处理软件架构设计

随着信息技术和芯片技术的发展,DSP技术在航空、通信、医疗和消费类电子设备中得到广泛应用。伴随主频不断提升及多核并行工作,DSP芯片的运算能力快速增强。运用DSP芯片快速设计多类信号多路并行处理
2012-09-03 17:18:51

基于FPGA控制的多DSP并行处理系统

DSP并行处理系统的原理图如图1所示。整个雷达信号处理系统以高可靠性CPCI工控机为平台,内置不同功能的信号处理板。板间的数据传输通过CPCI接口完成。根据雷达信号处理系统的任务分 配,本系统负责完成
2019-05-21 05:00:19

基于SOPC的运动视觉处理系统该怎么设计?

随着深亚微米工艺的发展, FPGA的容量和密度不断增加,以其强大的并行运算(MAC)能力和灵活的动态可重构性,被广泛应用于通信、图像等许多领域。
2019-10-30 06:16:57

基于改进的CORDIC算法的FFT复及其FPGA实现

FFT(快速傅里叶变换)在无线通信、语音识别、图像处理和频谱分析等领域有着广泛应用。在FFT运算中,核心操作是蝶形运算,而蝶形运算的主要操作是向量旋转,实现向量旋转可用复数乘法运算来实现,但复数
2011-07-11 21:32:29

如何并行调用DSP的器资源

本帖最后由 mr.pengyongche 于 2013-4-30 03:23 编辑 8核的TMS320C6678款DSP芯片一个周期可
2012-02-18 13:19:36

如何并行调用DSP的器资源

本帖最后由 mr.pengyongche 于 2013-4-30 03:23 编辑 8核的TMS320C6678款DSP芯片一个周期可
2012-02-18 13:29:59

处理器具有哪些功能

其他部件发来的中断请求。CPU内部包含如下三部分:算术逻辑部件;累加器和寄存器组;控制器;他们通过内部总线相连接。32位的CPU芯片中还集成了浮点运算器、存储管理器和高速缓存等部件。**算术逻辑部件:**专门用来处理各种数据信息,它可以进行、减、、除算术运算和与、或、非、异
2022-02-28 07:05:19

恩智浦eIQ® Neutron神经处理单元

优化的器件,我们开发了eIQ Neutron神经处理单元(NPU)。eIQ Neutron神经处理单元架构可从我们产品组合中最高效的MCU扩展到功能最强大的i.MX应用处理器。它具有较高的可扩展性,每周
2023-02-17 13:51:16

机器学习处理单元支持浮点的运算

。  Achronix为了解决这一大困境,创新地设计了机器学习处理器(MLP)单元,不仅支持浮点的运算,还可以支持对多种定浮点数格式进行拆分。
2020-11-26 06:42:00

江苏西门子cpu处理器求购

***龙先生回收西门子PLC,三菱PLC,松下PLC,欧姆龙PLC,台达PLC,AB.PLC,西门子模块,西门子屏,西门子CPU,如;CPU 1518F-4 PN/DP,中央处理单元带有工作存
2020-06-07 18:35:09

理解一下并行处理

多任务多线程多任务"并行处理"首先我们来理解一下并行处理,初学者写程序通常是顺序执行,当我们逐渐想成为“专业”人士的时候顺序执行 的程序已经不能满足我们了,所以就需要多任务多线程
2021-08-24 07:06:08

请问一个32位整数在内存中的地址为0100,值为01234567是什么意思

一个32位整数在内存中的地址为0100,值为01234567是什么意思?
2018-08-04 09:29:39

并行可配置ECC专用指令协处理

采用软硬件结合的方法,给出一种基于VLIW 的并行可配置椭圆曲线密码体制(ECC)专用指令协处理器架构。该协处理器采用点加、倍点并行调度算法,功能单元微结构采
2009-03-20 16:14:0225

三维前处理有限差分网格剖分的并行化技术

针对前处理中网格剖分模块计算量大、处理速度慢等问题,对网格剖分串行算法进行并行处理,利用多线程并行机制加以实现。同时对该并行算法进行测试。实验结果表明,该算
2009-03-21 14:36:3511

基于VxWorks的多DSP并行处理系统的实现

基于VxWorks的多DSP并行处理系统的实现
2009-03-29 12:31:1817

PIC18F458 并行从动口及应用编程

在Microchip 公司推出的许多单片机中,均有并行从动口(PSP)模块。其它微处理器不仅能通过串口等方式和带有这些模块的单片机进行通信,还能利用并行从动口以总线方式进行异步读
2009-04-15 09:10:4120

基于多互联网络的并行信号处理系统

并行处理系统中,处理节点之间的通信开销是制约处理机性能提高的主要瓶颈。该文提出一种以TMS320C641X数字信号处理器为核心的并行处理系统,设计了PCI总线、串口和包交换网络
2009-04-22 10:06:0213

PIC18F458 并行从动口及应用编程1

在Microchip 公司推出的许多单片机中,均有并行从动口(PSP)模块。其它微处理器不仅能通过串口等方式和带有这些模块的单片机进行通信,还能利用并行从动口以总线方式进行异步读
2009-05-18 13:21:4942

带有集成传感器的轴承单元

 FAG、SKF 等公司开发的带有集成传感器的轴承是把某些功能的传感器与轴承结合为一体而形成的独特结构单元。如带有运动传感器的深沟球轴承,除支承旋转轴外,还可以测量轴承内
2009-07-06 08:27:3110

一种新型多DSP并行处理结构

提出了一种由6片ADSP-21161构成的新型的多DSP并行处理结构,它具有运算能力强、I/O带宽宽、通信手段多样、能灵活地改变拓扑结构、可扩展性和通用性强等特点,并且以此并行计算结
2009-11-26 15:18:056

8087协处理器CMOS单元库的设计

摘要:在对8087协处理器芯片进行剖析的基础上,我们对电路的逻辑进行了提取,分析了电路的功能,并对部分功能进行了仿真验证。将其中的全加器单元NMOS电路改为CMOS电路,本文
2010-05-20 11:36:0010

HI-3584ACJM 具有并行接口的协议IC

CPU接口。该器件提供了两个分别带有标签识别的接收器、一个3232的FIFO和一个模拟线路接收器。每个接收器最多可以编程16个标签。独立的发射器还具有一个3232
2024-02-19 15:11:37

25针并行口插口的针脚功能排列图

25针并行口插口的针脚功能排列图
2007-11-19 16:57:504834

带有饱和处理功能并行乘加单元设计

带有饱和处理功能并行乘加单元设计 本文介绍了一种48bit+24bit×24bit带饱和处理的MAC单元设计。在乘法器的设计中,采用改进的booth 算法来减少部分积的数目,用由压缩单
2009-03-28 16:28:581598

什么是顶点着色单元

什么是顶点着色单元              顶点着色单元是显示芯片内部用来处理顶点(Vertex)信息并完成着色工作的并行处理
2009-12-25 10:46:02326

什么是联合并行处理二级缓存?

什么是联合并行处理二级缓存? 联合并行处理二级缓存是(set-associative)将二级缓存划分不同的片段,在每一片段中包含许多缓存线
2010-02-04 10:34:21298

分享Accuon技术RGB/视频并行处理技术

分享Accuon技术RGB/视频并行处理技术 在信号处理方面,Accuon已经不再停留在依赖网络图像处理器的阶段,在此基础上开发了世界独创的RGB/视频并行
2010-02-11 14:51:19438

并行除法器 ,并行除法器结构原理是什么?

并行除法器 ,并行除法器结构原理是什么?   1.可控加法/减法(CAS)单元    和阵列乘法器非常相似,阵列式除法器也是一种并行运算部件,采用大规模集成
2010-04-13 10:46:3014666

小卫星信号处理单元模拟器设计

针对小卫星仿真测试系统中对信 号处理 单元的模拟需求,设计并开发了一种信号处理单元模拟器,模拟真实卫星信号处理单元的工作过程和时序,在卫星仿真测试系统中代替信号处理
2011-06-22 16:56:4445

利用GPU实现SAR图像的并行处理

提出了一种具有高并行度机载SAR实时并行成像算法实现方案。对实测数据进行成像处理结果表明,文中所提方案能够满足实时成像处理要求,同时与传统实时成像处理系统相比较,能够大幅
2011-11-30 17:25:0655

带有PFC功能的变频电源构成方案

带有PFC功能的变频电源构成方案带有PFC功能
2015-12-07 14:05:5027

基于FPGA的嵌入式多核处理器及SUSAN算法并行

基于FPGA的嵌入式多核处理器及SUSAN算法并行
2016-08-30 18:11:4724

SoC集成中的处理单元性能评估及功能划分

SoC集成中的处理单元性能评估及功能划分
2017-01-12 22:09:332

并行处理在计算全息中的应用_简献忠

并行处理在计算全息中的应用_简献忠
2017-03-19 11:28:020

基于ADSP21060的并行信号处理系统设计_邵祯

基于ADSP21060的并行信号处理系统设计_邵祯
2017-03-19 11:31:311

D5Y/D5W系列显示单元的型号及规格

D5Y/D5W系列现有产品(D4Y,D4W)功能升级显示单元的特点:各种输入规格:静态并行输入,动态并行输入,4/5位串行输入,串行(16/20/25位)输入方式、小数点,负号显示选择功能:串行输入
2017-09-28 17:48:293

嵌入式ARM多核处理并行化优化探究

目前,嵌入式多核处理器已经在嵌入式设备领域得到广泛运用,但嵌人式系统软件开发技术还停留在传统单核模式,并没有充分发挥多核处理器的性能。程序并行化优化目前在PC平台上有一定运用,但在嵌入式平台上还很
2017-10-16 10:01:551

基于FPGA和多DSP的多总线并行处理器设计

基于FPGA和多DSP的多总线并行处理器设计
2017-10-19 13:40:314

实例分析并行信号处理系统的设计方案

以及实时信号处理领域,对计算机处理速度的要求尤为迫切。随着半导体技术的迅速发展,采用超大规模集成电路设计的处理单元功能越来越强,然而单处理器性能的提高受到了诸多限制。因此,满足对运算速度的巨大需求目前只能通过并行
2017-10-20 09:07:180

SoC中的处理单元性能分析

带有多个处理单元的soc器件目前是产品设计链上的重要一环。本文综合各种因素评估了不同处理单元的优缺点,并通过卫星无线电接收器的设计实例帮助开发人员理解soc所涉及处理任务之间的复杂平衡并有效掌握系统
2017-10-21 10:37:461

多DSP图像并行处理系统分析

并行计算是提高处理速度最有效的技术之一,图像并行处理技术为提高图像处理效率提供了广阔的空间。图像并行处理包括并行算法和多处理并行硬件系统,图像处理并行算法的执行效率依赖于多处理器系统的硬件结构。通常,一种并行
2017-10-24 11:39:150

基于多DSP并行处理的声探测系统设计解析

等突出优点,特别是在夜间、雾天及能见度不良、通视度较差的情况或者复杂电磁环境下,是战场信息感知不可缺少的重要手段之一。 并行DSP处理的目的是采用多个处理单元(DSP)同时对任务处理以减少任务的执行时间。多DSP并行
2017-10-31 11:50:020

嵌入式多DSP图像并行处理系统解析

并行计算是提高处理速度最有效的技术之一,图像并行处理技术为提高图像处理效率提供了广阔的空间。图像并行处理包括并行算法和多处理并行硬件系统,图像处理并行算法的执行效率依赖于多处理器系统的硬件结构。通常,一种并行
2017-11-03 10:47:480

TMS320C55x DSP并行处理技术分析

TMS320C55x DSP是一种高性能的数字信号处理器,其强大的并行处理能力能够进一步提高其运算能力。本文介绍了C55xDSP的内核结构以及用户自定义并行指令时必须遵守如下3条并行处理基本规则
2017-11-03 16:19:472

利用NI LabVIEW实现真正的并行处理并行化测量

,可以完成并行化的测试构架。具有此结构的测试系统利用PCI Express提高了数据吞吐量,使用LabVIEW、多核处理器和FPGA增强了处理能力,最后利用NI TestStand软件降低了每个待测单元的总体测试时间和费用。
2017-11-16 20:31:578828

JPEG压缩算法并行化设计

方面并行性的优势,提出了基于OpenCL的JPEG压缩算法并行化设计方法。将JPEG算法功能分解为多个内核程序,内核之间通过事件信息传递进行顺序控制,并在GPU+CPU的异构平台上完成了并行算法的仿真验证。实验结果表明,与CPU串行处理方式
2017-11-21 16:57:154

基于GPU的数字图像并行处理研究

)的并行处理特性,而且提供了完全支持向量操作指令和符合IEEE32位浮点格式的顶点处理能力和像素处理能力,已经成为了一个强大的并行计算单元。研究人员将其应用于加速科学计算和可视化应用程序,取得了令人鼓舞的研究成果。 与CPU相比,GPU具有以下优势:强大的并行处理能力和高效率的数据传输能
2017-12-01 12:23:05462

并行处理器概念与基本结构介绍

 并行处理器指可以一次可处理多个运算的处理器。双核处理器也是并行处理器,因为其一次可运行两个运算(以此类推),但其本质上还是串行处理器的组合,所以提起并行处理器,一般指经特殊设计的多线程处理器。
2017-12-08 10:40:202924

面向软件无线电的并行MIMO均衡处理

)技术同时开发子载波间MIMO均衡和子载波内矩阵运算的并行性,并且每一个SIMD功能单元能够支持16 bit定点和20 bit伪浮点复数向量运算和矩阵运算,满足不同天线配置的MIMO均衡算法对处理精度、延迟和功耗的要求。实验结果表明,MIMO均衡处理器的44矩阵逆运算吞吐率达到
2018-01-13 10:40:450

基于FPGA的VLIW微处理器基本功能实现设计

指令均匀地分配给芯片中的众多执行单元。本设计是针对VLIW微处理器的基本功能设计实现的,是针对64位指令字和192位数据进行操作处理,主要功能是将指令和数据分别划分到3个并行操作单元中,在执行单元中根据3个并行指令控制,对3个并行操作单元的数据进行并行处理,同时对操作处理数据进行存储处理管理。
2020-01-31 16:55:00921

如何使用FPGA实现嵌入式多核处理器及SUSAN算法并行

出了四核心嵌入式并行处理器FPEP的结构设计并建立了FPGA验证平台.为了对多核处理器平台性能进行评测,提出了基于OpenMP的3种可行的图像处理领域的经典算法SUSAN算法的并行化方法:直接并行
2021-02-03 16:26:008

EE-263:在TigerSHARC®处理器上并行实现定点FFT

EE-263:在TigerSHARC®处理器上并行实现定点FFT
2021-05-16 08:53:562

基于MapReduce并行处理的机电特种设备故障诊断

基于MapReduce并行处理的机电特种设备故障诊断
2021-06-23 11:29:4213

什么是张量处理单元(TPU)

该项目的目的是创建一个与谷歌的张量处理单元具有相似架构的机器学习协处理器。该实现的资源可定制,可以以不同的尺寸使用以适应每种类型的 FPGA。这允许在嵌入式系统和物联网设备中部署该协处理
2022-04-27 09:27:172952

基带单元 (BBU)通过光纤控制RRU功能

基带单元 (BBU) 是电信网络中处理基带信号的设备。BBU 充当基站的集中“枢纽”,处理上行链路和下行链路数据流量,并通过光纤控制 RRU(远程无线电单元功能
2022-09-01 18:13:4810683

FPGA运算单元对高算力浮点应用

MLP全称Machine Learning Processing单元,是由一组至多32个乘法器的阵列,以及一个加法树、累加器、还有四舍五入rounding/饱和saturation/归一化normalize功能块。
2023-02-27 10:45:30166

如何提高主要CPU处理单元的速度

一种方法是分支预测,类似于预测下一个操作的方式,就像互联网搜索引擎一样。然而,与任何并行架构一样,关键是确保各种处理单元充分运行,以最大限度地提高性能和效率。
2023-09-27 14:17:48518

已全部加载完成