cc2530内部存储结构图

　　CPU 和内存

　　CC253x芯片系列中使用的8051 CPU内核是一个单周期的8051兼容内核。它有三种不同的内存访问总线（SFR，DATA 和CODE/XDATA），单周期访问SFR，DATA 和主SRAM。它还包括一个调试接口和一个18 输入扩展中断单元。

　　中断控制器总共提供了18 个中断源，分为六个中断组，每个与四个中断优先级之一相关。当设备从活动模式回到空闲模式，任一中断服务请求就被激发。一些中断还可以从睡眠模式（供电模式1-3）唤醒设备。

　　内存仲裁器位于系统中心，因为它通过SFR 总线把CPU 和DMA 控制器和物理存储器以及所有外设连接起来。内存仲裁器有四个内存访问点，每次访问可以映射到三个物理存储器之一：一个8-KB SRAM、闪存存储器和XREG/SFR 寄存器。它负责执行仲裁，并确定同时访问同一个物理存储器之间的顺序。

　　8-KB SRAM映射到DATA存储空间和部分XDATA存储空间。8-KB SRAM是一个超低功耗的SRAM，即使数字部分掉电（供电模式2 和3）也能保留其内容。这是对于低功耗应用来说很重要的一个功能。

　　32/64/128/256 KB闪存块为设备提供了内电路可编程的非易失性程序存储器，映射到XDATA 存储空间。除了保存程序代码和常量以外，非易失性存储器允许应用程序保存必须保留的数据，这样设备重启之后可以使用这些数据。使用这个功能，例如可以利用已经保存的网络具体数据，就不需要经过完全启动、网络寻找和加入过程。

　　时钟和电源管理

　　数字内核和外设由一个1.8-V 低差稳压器供电。它提供了电源管理功能，可以实现使用不同供电模式的长电池寿命的低功耗运行。有五种不同的复位源来复位设备。

　　外设

　　CC2530 包括许多不同的外设，允许应用程序设计者开发先进的应用。

　　调试接口执行一个专有的两线串行接口，用于内电路调试。通过这个调试接口，可以执行整个闪存存储器的擦除、控制使能哪个振荡器、停止和开始执行用户程序、执行8051 内核提供的指令、设置代码断点，以及内核中全部指令的单步调试。使用这些技术，可以很好地执行内电路的调试和外部闪存的编程。

　　设备含有闪存存储器以存储程序代码。闪存存储器可通过用户软件和调试接口编程。闪存控制器处理写入和擦除嵌入式闪存存储器。闪存控制器允许页面擦除和4 字节编程。

　　I/O控制器负责所有通用I/O引脚。CPU可以配置外设模块是否控制某个引脚或它们是否受软件控制，如果是的话，每个引脚配置为一个输入还是输出，是否连接衬垫里的一个上拉或下拉电阻。CPU 中断可以分别在每个引脚上使能。每个连接到I/O 引脚的外设可以在两个不同的I/O 引脚位置之间选择，以确保在不同应用程序中的灵活性。

　　系统可以使用一个多功能的五通道DMA控制器，使用XDATA存储空间访问存储器，因此能够访问所有物理存储器。每个通道（触发器、优先级、传输模式、寻址模式、源和目标指针和传输计数）用DMA 描述符在存储器任何地方配置。许多硬件外设（AES 内核、闪存控制器、USART、定时器、ADC 接口）通过使用DMA 控制器在SFR 或XREG 地址和闪存/SRAM 之间进行数据传输，获得高效率操作。定时器1 是一个16 位定时器，具有定时器/PWM 功能。它有一个可编程的分频器，一个16 位周期值，和五个各自可编程的计数器/捕获通道，每个都有一个16 位比较值。每个计数器/捕获通道可以用作一个PWM输出或捕获输入信号边沿的时序。它还可以配置在IR产生模式，计算定时器3 周期，输出是ANDed，定时器3 的输出是用最小的CPU 互动产生调制的消费型IR 信号。

　　MAC定时器（定时器2）是专门为支持IEEE 802.15.4 MAC或软件中其他时槽的协议设计。定时器有一个可配置的定时器周期和一个8 位溢出计数器，可以用于保持跟踪已经经过的周期数。一个16 位捕获寄存器也用于记录收到/发送一个帧开始界定符的精确时间，或传输结束的精确时间，还有一个16 位输出比较寄存器可以在具体时间产生不同的选通命令（开始RX，开始TX，等等）到无线模块。定时器3 和定时器4 是8 位定时器，具有定时器/计数器/PWM 功能。它们有一个可编程的分频器，一个8 位的周期值，一个可编程的计数器通道，具有一个8 位的比较值。每个计数器通道可以用作一个PWM 输出。

　　睡眠定时器是一个超低功耗的定时器，计算32-kHz 晶振或32-kHz RC 振荡器的周期。睡眠定时器在除了供电模式3 的所有工作模式下不断运行。这一定时器的典型应用是作为实时计数器，或作为一个唤醒定时器跳出供电模式1 或2。

　　ADC支持7到12位的分辨率，分别在30 kHz或4 kHz的带宽。DC和音频转换可以使用高达八个输入通道（端口0）。输入可以选择作为单端或差分。参考电压可以是内部电压、AVDD 或是一个单端或差分外部信号。ADC 还有一个温度传感输入通道。ADC 可以自动执行定期抽样或转换通道序列的程序。

　　随机数发生器使用一个16 位LFSR 来产生伪随机数，这可以被CPU 读取或由选通命令处理器直接使用。例如随机数可以用作产生随机密钥，用于安全。

　　AES加密/解密内核允许用户使用带有128位密钥的AES算法加密和解密数据。这一内核能够支持IEEE 802.15.4 MAC 安全、ZigBee 网络层和应用层要求的AES 操作。

　　一个内置的看门狗允许CC2530 在固件挂起的情况下复位自身。当看门狗定时器由软件使能，它必须定期清除；否则，当它超时就复位它就复位设备。或者它可以配置用作一个通用32-kHz 定时器。

　　USART 0和USART 1每个被配置为一个SPI主/从或一个UART。它们为RX和TX提供了双缓冲，以及硬件流控制，因此非常适合于高吞吐量的全双工应用。每个都有自己的高精度波特率发生器，因此可以使普通定时器空闲出来用作其他用途。

　　无线设备
 

　　cc2530内部存储结构

　　CC2530 具有一个IEEE 802.15.4 兼容无线收发器。RF 内核控制模拟无线模块。另外，它提供了MCU 和无线设备之间的一个接口，这使得可以发出命令，读取状态，自动操作和确定无线设备事件的顺序。无线设备还包括一个数据包过滤和地址识别模块。

　　CC2530里的四种存储空间（结构上划分的存储空间，并不是实际的存储器，是一种理论上的概念）

　　1. CODE 程序存储器 用处存放程序代码和一些常量有16根地址总线，所以CODE的寻址范围是 0000H~FFFFH 共64KB

　　2. DATA 数据存储器 用于存放程序运行过程中的数据有8根地址总线，所以DATA的寻址空间为 00H~FFH 共256 byte.低128位可以直接寻址，高128位只能间接寻址。

　　3. XDATA 外部数据存储器（只能间接寻址，访问速度比较慢） DMA是再XDATA上寻址的，这一点很重要有16根地址总线，所以 XDATA 的寻址空间为 0000H ~ FFFFH 共64K

　　4. SFR 特殊功能寄存器 就是那些T1CTL， EA， P0 等配置寄存器存储的地方 共128K。因为CC2530的配置寄存器比较多，所以一些多余的寄存器就放到了XREG 里面。XREG的大小为1K XREG的访问速度比 SFR慢。

　　
　　　　cc2530内部存储结构图

　　以上4中存储空间只是4种不同寻址方式的概念，并不代表物理上具体的存储设备。例如 FLASH 或者 EEPROM都可以作为物理的存储媒介映射 到CODE上，DRAM或者SRAM都可以作为存储媒介映射到DATA中。CODE和DATA是存储空间的概念，FLASH、SRAM、EEPROM等是具体的物理存 储设备，这两个概念不要混淆。

　　这好比，电脑需要RAM和ROM，这个ROM可以是西部数据的硬盘，也可以使三星的硬盘，也可以是不同材料的固态硬盘。一个是存储空间，另一个是具体的物理存储设备。