MCM高速电路布线设计的信号完整性

来源: 作者:2018年02月10日 16:43
关键词:信号完整性pcb

随着封装密度的增加和工作频率的提高,MCM电路设计中的信号完整性问题已不容忽视。本文以检测器电路为例,首先利用APD软件实现电路的布局布线设计,然后结合信号完整性分析,对电路布局布线结构进行反复调整,最后的Spectra Quest软件仿真结果表明,改进后的电路布局布线满足信号完整性要求,同时保持较高的仿真精度。

随着集成电路工艺技术的发展,多芯片组件工作速度越来越高,高速信号的处理已成为MCM电路设计能否成功的关键。当时钟信号的上升沿或下降沿很小时,就会导致传输线效应,即出现信号完整性问题。

本设计按照图1所示的MCM布局布线设计流程,以检测器电路为例,详细阐述了利用信号完整性分析工具进行MCM布局布线设计的方法。首先对封装零件库加以扩充,以满足具体电路布局布线设计的需要;然后利用APD(Advanced Package Designer)软件直接调用零件封装符号,完成电路初步的布局布线设计;最后结合反射、延时和电磁兼容等信号完整性仿真分析结果进行反复调整,改进后的电路布局布线减小了信号的反射,输入信号的相对延时不超过0.2ns,电磁干扰现象也得到了抑制,满足信号完整性要求。

MCM布局布线的软件实现

如上所述,MCM布局布线的实现包括电路原理图生成、扩充零件库及最终的布局布线完成和加工数据文件输出。APD Layout包括Padstack(*.pad)、Package Symbol(*.psm)、Mechanical Symbol(*.bsm)、Format Symbol (*.osm)和Shape Symbol(*.ssm)五种,MCM布局布线设计中,所有的布局都必须有正确的Library Packing。MCM设计软件自带封装库往往不能满足具体设计要求,只有扩充零件库后,才能直接调用零件进行布局布线设计及最终的工艺文件输出。首先利用Padstack Editor软件扩充零件库,然后对电路进行封装,并通过Concept HDL给APD软件导出电连接网表文件,最后完成电路布局布线。以检测器电路为例,其原理图主要部分如图2所示,图3为CCT(Spectra)布线后的形式。整个设计中,定义了16个Padstack和81个封装符号,进行251次调用Padstack和89次调用功能单元,其中共用到了251个元件封装符号引脚和229个功能单元引脚。

需要注意的是,具体设计时,若利用Orcad进行电路前期设计,则必须将Orcad生成的文件转换为APD软件的mcm文件。但由于转换后的mcm文件存在类似brd的问题,因此,采用Concept HDL软件来导出网表文件,然后提取网线拓扑结构进行仿真。为减少仿真时间,采用分模块仿真方法。

仿真分析

IBIS模型

Spectra Quest和其他电路分析软件一样,要得到精确的仿真结果,必须首先给电路元件提供精确的电气模型。Spectra Quest软件使用的是IBIS模型。IBIS(输入/输出缓冲信息规范)模型采用I/V和V/T表的形式来描述I/O单元和引脚的特性,是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法。它提供一种标准的文件格式来记录如驱动器或接收器输出阻抗、上升/下降时间及输入负载等参数,这些参数由Spectra Quest来读取。IBIS模型具有信号完整性分析所需要的信息,非常适合做振荡和串扰等高频效应的计算与仿真。

Spectra Quest内部的Sigxplorer接受IBIS模型,然后将其转换为独特的设计模型化语言DML,以完成复杂I/O结构的建模。而且,Sigxplorer中的Constraint Manager能够对仿真中使用的参数进行管理,并将其嵌入到后续布局布线约束条件中。

反射分析

反射即传输线上的回波,是由于阻抗的不连续而引起的。源端与负载端阻抗不匹配会引起线上的反射,负载将一部分电压反射回源端。如果负载阻抗小于源阻抗,反射电压为负;反之,反射电压为正。理想的情况是输出阻抗、传输线阻抗及负载阻抗均相等,此时,传输线的阻抗是连续的,不会发生任何反射。反射电压信号的幅值由源端反射系数rS和负载反射系数rL决定,分别如下式所示:

式中,RS为源阻抗,Z0为传输线阻抗,RL为负载阻抗。若RL=Z0,则负载反射系数rL=0;若RS=Z0,则源端反射系数rS=0。

解决传输线反射的关键是阻抗控制,阻抗匹配可以抑制传输线反射,主要有:并联端接、Thevenin等效并联端接、AC端接和串联端接法四种匹配端接方法。这里采用Thevenin等效并联端接法,对检测器电路输入部分阻抗进行控制,然后提取电路拓扑结构,分别仿真匹配端接前、后电路的传输特性。

用频率为50MHz,占空比为0.5的Pulse信号作触发,图4和图5分别为利用Signoise工具仿真得到的匹配端接前、后的仿真波形。从图中可以看出,端接前,波形在上升沿有畸变发生,容易引起误操作。匹配端接有效地消除了信号的畸变,单调性很好,而且在上升沿拉升了原信号,提前进入电平切换,增加了信号的稳态时间,信号的上升沿也比较平稳。虽然在高电平的维持阶段有上过冲,但对信号确认没有影响,信号质量比较理想。另外,信号传输线长度对反射也有一定的影响。仿真发现,传输线较长时,出现了预示的反射现象,如图6所示;而传输线较短时,仿真波形和分析结果吻合得很好,如图7所示。表1为上述两种情况下的波形仿真参数。所以,布线长度不同,其处理方法也应不同。一般来说,走线长度小于2英寸,以集总参数的LC电路来处理;大于8英寸,则以分布参数的传输线电路来对待。

延时分析

随着系统工作频率的升高,当信号上升沿或下降沿很陡时,布线延时不能再被忽略。它对信号的建立和保持起着至关重要的作用,甚至可能影响系统的时序,产生误操作,所以必须予以考虑。MCM高速电路设计要求存储芯片的相位偏差不能过大,因此驱动端到接收端的布线延时应大致相等。延时和信号线长度的关系如下式所示:

(3)

式中,莆映伲琫为介电常数,r为电阻率,w为线宽,l0为芯片之间的平均距离。由式(3)可以看出,信号线长度对传输质量影响很大,可能使信号在传输过程中产生畸变。信号传输质量随着线长的增加而变差,对于过长的信号线,应采用源端或终端匹配的方法来改善传输质量。利用信号完整性仿真工具,可以方便地模拟从驱动端到各芯片的延时,然后结合仿真结果对布局布线进行调整,以达到预定的要求。

检测器的每个信号应尽可能保持同一传输延迟,这就要求布线时尽量保持长度一致,对于微弱的差别,可以根据仿真结果延长或缩短布线。完成布线以后,再利用Spectra Quest软件仿真输入信号的传输延迟,具体参数如表2所示。可以看出,其相对延时不超过0.2ns,仿真结果比较理想。

EMI分析

以上在时域中分析了信号的反射和延时,除此之外,EMI(电磁干扰)也是高速电路设计的一个重要方面。

电磁干扰包括过量的电磁辐射和对电磁辐射的敏感性两方面,工作频率太高、信号变化太快或布局布线不合理等都会引起电磁干扰效应。分别对改变布线策略,增加终端匹配前、后的检测器电路进行EMI仿真。图8为布局布线调整前的仿真波形,垂直条长度指信号在该频率的电磁辐射强度,横线指系统可承受的最大辐射强度。从图中可以看到,信号所产生的噪声从0延续到2GHz,范围很宽,而且每个频率的辐射强度不尽相同,某些频率的辐射强度超出了限制,即信号在该频率的电磁干扰已经超出系统所能承受的程度,应该采取措施降低其辐射水平。按照前述的方法进行阻抗控制,并尽量减小布线长度,重新仿真的结果如图9所示。可以看到,超过限制的频率波已降到横线以下,并且各频率点的辐射强度均有所下降,整个辐射强度都有所降低。这说明,对于传输信号,改变布线长度和增加适当的匹配端接网络,不仅改善了信号的传输特性,也降低了电磁辐射强度,提高了信号的质量。

结语

高速电路设计时,首先利用精确的器件模型对系统功能进行信号完整性和EMI仿真分析,以此来确定电路的布局布线,然后再进行仿真,对布线网络加以改进,直至得到满意的布线结果。本设计主要对MCM布局布线设计技术,结合检测器封装实例,分别在时域和频域对MCM布局布线时的反射、延时和EMI等问题进行了仿真和分析,取得了较好的效果。

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
声明:电子发烧友网转载作品均尽可能注明出处,该作品所有人的一切权利均不因本站而转移。
作者如不同意转载,既请通知本站予以删除或改正。转载的作品可能在标题或内容上或许有所改动。
收藏 人收藏
分享:

相关阅读

发表评论

elecfans网友

分享到:

用户评论(0