帧缓冲器记忆存储接口

引 脚 标 识 类型 功 能 52、66、80、94、110、125、140、156 VDD I 数 字 供 电 53、67、81、95、111、126、141、155 VSS I 数 字 地 54～65、68～79、 82～89、119～124、127～139、142～154 MD[63:0] TO 64bit帧缓冲记忆存储数据 96 MCLK TO SGRAM/SDRAM时钟信号 97 CS0# TO 用于第二个SGRAM/SDRAM片选1 98 CS1# TO 用于第一个SGRAM/SDRAM片选0 99 RAS# TO RAS# 信 号 100 CAS# TO CAS# 信 号 101 WE# TO 写使能信号 102～109、112、113 MA[9:0] O 用于2/4/8MB帧缓冲存储器地址 114 BA I/O 用于SGRAM/SDRAM的槽地址选择用于设置时钟频率的位数据格式列表如下： MSB LSB D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 K1 K0 M5 M4 M3 M2 M1 M0 N7 N6 N5 N4 N3 N2 N1 N0 其中 N的有效值是：0～7，9～15，18～23，27～31，36～39，45～47，54～55，63 D7～D0＝来自I2C总线或CPU数据总线输入 K1～K0＝输出频率大小 M5～M0＝输入分频器的基准频率 N7～N0＝VCO频率分频