同步时序电路

同步时序电路

4.2.1 同步时序电路的结构和代数法描述

图4-2-1    待分析的时序电路之一

图4-2-2 同步时序电路一般框图

    组合电路用组合函数

                  Z_i = f_i  ( x₁, x₂, …, x_k, Q₁, Q₂, …,Q_r )      _{i = 1,2,…,m        （4 -2 - 1）}

            及

         W_j  = g_j  ( x₁, x₂, …, x_k, Q₁, Q₂, …,Q_r )     _{j = 1,2, …, R        （4 - 2 - 2）}

         来描述，并依次称它们为该时序电路的输出方程和激励方程。

     式（4-2-1）中输出是输入变量和状态变量的函数。这种时序电路称为米里（mealy）型电路。

     如果电路的输出仅与电路的状态有关，即

     Z_i = f_i  ( Q₁ , Q₂ , …Q_r )               _{i = 1,2,…,m               ( 4 -2 - 1 )}

       _{则称该时序电路是莫尔（Moore）型的。}

           _{图4-2-1 所示电路的激励方程为}  

         _{输出方程为} 

        把J-K触发器的特征方程代入以上式子，可得电路的次态方程

      下图为另一同步时序电路

图4-2-3    待分析的时序电路之二

        其电路功能的代数描述为：

    4.2.2 米里型电路的状态表（图）

    导出电路状态表的步骤如下：

    （1）写出个触发器的激励方程及电路的输出方程；

    （2）把激励方程代入触发器的特征方程，导出个触发器的次态方程；

    （3）将次态方程几输出方程填入由输入变量和现态变量组成的卡诺

      图，即得电路的状态表；

    （4）由状态表画出状态图。

图4-2-4    导出状态表及状态图的过程

          图波形：

图4-2-5    时序电路波形图

    结论：当x=0时，在一串 CP 脉冲的作用下，电路状态变化规律为00→01→10→11→00→…　　实现一个模4加法计数器的功能。

          当x=1时，在一串 CP 脉冲的作用下，电路状态变化规律为11→10→01→00→11  →…   实现一个模4减法计数器的功能。　

     例4-2-1     如图

图4-2-6     例 4-2-1逻辑图

      这是一个米里型电路，由逻辑图得激励方程及输出方程 

       ^{由激励方程和D触发器的特征方程得电路的次态方程}

            ^{状态表及状态图：}

图4-2-7    例 4-2-1的状态表及状态图

         ^波形图

                                                             图4-2-8      例4-2-1的波形图

        把A、B 看作低位在前、串行输入的二进制数，A=01101100，B=00111010，则

        Z刚好是A、B相加的结果，即      

                                                                0 1 1 0 1 1 0 0

                                                            +  0 0 1 1 1 0 1 0

                                                                1 0 1 0 0 1 1 0    

        因此，图4-2-6所示的电路为串行加法器。

        4. 2. 3         莫尔型电路的状态表（图）

       图4-2-3所示电路是一个莫尔电路。其电路功能的代数描述为：                                      

 图4-2-9 莫尔型电路的状态表和状态图

       波形图：

图4-2-10    莫尔型电路的波形图                   

         4. 2. 4     功能表描述

    例 4-2-2     试分析图4-2-11所示电路的功能。

图4-2-11    例4-2-2的逻辑图

工作原理：

    （1）当c1c2 = 00时，c=0，G1和G3～G6关闭，此时将不会有时钟脉冲加到A组和B组触发器上，故这两组触发器的状态保持不变。

    （2）当=01时，因c=1，使G4～G6开启，x_1、x₂和经这些门分别加至D1、D2和D3。同时，CPA经G1加到A组各触发器，从而在的作用下把外部数据  和 送入A组触发器中。此时，因=0，G3关闭，故B组触发器状态仍保持不变。

    （3）当=10时，因c=1，故  和 在CPA作用下存入A组触发器。又因=1，故CPB经G3加到B组触发器，从而在CPB作用下把原存于A组触发器的数据存入B组触发器。

    （4）当=11时，因c=0，而使A组触发器的状态不变。又因c1=1，而使B组触发器可从A组触发器中获取数据。

功能表：            

表4-2-1     例4-2-2的功能表

        4. 2. 5  自启动

        例 4-2-3

图4-2-12    例4-2-3的逻辑图

 由逻辑图的激励及输出方程为

    D₁ = Q₁ⁿQ₂ⁿQ₃ⁿ,  D₂ = Q₁ⁿ,   D₃ = Q₂ⁿ,  D₄ = Q₃ⁿ

    z₁ = Q₁ⁿ,  z₂ = Q₂ⁿ ,  z₃ = Q₃ⁿ ,  z₄ = Q₄ⁿ

 次态方程：

    Q₁ⁿ⁺¹ = Q₁ⁿQ₂ⁿQ₃ⁿ,  Q₂ⁿ⁺¹ = Q₁ⁿ,   Q₃ⁿ⁺¹ = Q₂ⁿ,   Q₄ⁿ⁺¹ = Q₃ⁿ

表4-2-2   例4-2-3的状态图

图4-2-13    例4-2-3的状态图及波形图 

       下图4-2-15（a）、（b）所示依次为一种开机复位、置位电路：

图4-2-15    开机复位、置位

        4. 2. 6 异步信号的处理

        4.2.6.1     异步输入信号的同步化

    同步时序电路的外部输入信号有的与时钟信号同步称为同步输入信号；有的与时钟信号不同步，称为异步输入信号。

         图4-2-16 异步输入信号与电路不同步的情况

    图4-2-17(a)所示是实现异步信号同步化的一种电路。

图4-2-17    异步输入信号的同步化

    4.2.6.2 异步握手信号

    数字系统往往是由许多子系统构成的。图4-2-18(a)所示系统由子系统A和子系统B构成。

图4-2-18   异步握手信号