· [图文] MAX2902与外部频率合... · [图文] 80M～1.2G频带PLL频... · [图文] 前置双模分频锁相频... · [图文] 双环锁相频率合成器... · [组图] 单工民用电台用单环... · [组图] CMOS集成双环合成器... · [图文] 三环锁相频率合成器... · 直接数字频率合成器... · [组图]MC145152频率... · Crystek推出频率在1...
锁相频率合成器的基本特性是，每当可编程分频器的分频比改变1时，得到输出频率增量为参考频率fr。为提高频率的分辨力就需减小参考频率fr，这对转换时间等性能是十分不利的。我们设想，假若可编程分频器能提供小数的分频比，每次改变某位小数，那就能在不降低参考频率的情况下提高频率分辨力了。这是一个理想的办法，可惜数字分频器本身无法实现小数分频。
小数分频PLL合成器
小数分频PLL合成器电路的波形图
减小字体
增大字体
