1. 概述

　　MC145152是MOTOROLA公司生产的大规模集成电路，它是一块采用半行码输入方式置定、由14根并行输入数据编程的双模CMOS－LSI锁相环频率合成器，其内部组成框图如图1所示。该芯片内含参考频率振荡器、可供用户选择的参考分频器(12×8ROM参考译码器和12bit÷R计数器)、双端输出的鉴相器、控制逻辑、10位可编程的10bit÷N计数器、6位可编程的6bit÷A计数器和锁定检测等部分。其中，10bit÷N计数器、6bit÷A计数器、模拟控制逻辑和外接双模前置分频器组成吞脉冲程序分频器，吞脉冲程序分频器的总分频比为：D=VN＋A。

2. 管脚排列及功能

　　MC145152的管脚排列如图2所示。采用28脚DIP封装，各管脚功能如下：
　　引脚4、5、6(RA0、RA1、RA2)为参考地址码输入端，用于选择参考分频器的分频比。通过12×8ROM参考译码器和12bit÷R计数器进行编程。分频比有8种选择，其参考地址码与分频比的关系见表1所列。
　　引脚26、27(OSCIN、OSCOUT)为参考振荡端，当两引脚接上一个并联谐振晶体时，便组成一个参考频率振荡器。但在OSCIN到地和OSCOUT到地之间一般应接上频率置定电容(一般为15pF左右)。OSCIN也可作为外部参考信号的输入端。
　　引脚1(VCO)为输入信号端，将输入信号交流耦合到本引脚，其输入信号频率应小于30MHz。
　　引脚10、21～25(A5～A0)为6bit÷A计数器的分频端。其预置数决定了÷V/(V＋1)双模前置频器的÷V/(V＋1)的次数。
　　引脚11～20(N9～N0)为10bit÷N计数器的分频端。
　　引脚7、8(φV、φr)为鉴相器双输出端，用于输出环路误差信号。如果fV>fr或fV的相位超前fr，则φV变为低电平而φr仍为高；如果fV<fr或者fV的相位滞后fr，则φr跳为低电平而φV保持为高；如果fV=fr并fV与fr同相，则φV和φr保持高电平，仅在一个很短的时间内二者同时为低电平。其波形如图3所示。
　　引脚9(MC)为模式控制端，输出的模式控制信号加到双模分频器即可实现模式变换。在一个计数周期开始时，“MC”处于低电平，一直到A下行计满它的编程值为止，然后，“MC”跳为高电平，并一直维持到÷N计数器下行计满编程的剩余值(N－A)。N计数器计满量后，“MC”复位为低，两个计数器重新预置到各自的编程值上，再重复上述过程。
　　引脚28(LD)为锁定检测端，用于锁定输出信号。当环路锁定时(即φV与φr同频同相)，该信号为高电平；当环路失锁时，LD为低电平。

3. 应用实例

　　图4为开发设计的铁路专用150MHz超短波干扰定向仪部分电路，其中FM接收机MC3363中的压控振荡器输出的频率通过双模预分频器MC12017预分频，再输出到可编程并行输入锁相环MC145152中，单片机AT89C51通过I/O口对MC145152进行编程，以改变其计数器的计数初值，从而改变分频比，鉴相器双输出端输出的误差信号φV和φr输入到由LM358构成一级双端输入的有源低通滤波器，其中R10、R18、R12、C16等构成有源滤波器输入电路的RC低通环节，而R11、C17构成有源滤波器的高反馈环节。由D1和C14、R9、C15网络组成的峰值检波器将有源滤波器输出的误差电压进一步平滑后，直接对MC3363中的压控振荡器进行控制，构成了一个完整的数控锁相环。单片机接收人工调整、设置的数值，并对MC145152的计数器计数初值进行不同的预置，以锁定不同的频率，达到改变不同频点信号的目的。对应频点的信号经A/D到单片机后，再输入到字符显示器中显示信号场强。